#verilog — Public Fediverse posts
Live and recent posts from across the Fediverse tagged #verilog, aggregated by home.social.
-
Verilog hates you.
If reg [7:0] wptr; and wptr=255 these expressions are completely different:
wptr + 1 == 0
wptr + 1'b1 == 0I blogged about this yet it still caught me out: "Verilog uses the width of the widest operand when evaluating an expression".
The width of 1 is 32 bits because #Verilog.
-
Как обучить школьников работать в группах проектирования с помощью многоплатных проектов
Во время Холодной Войны существовало клише что якобы в США все индивидуалисты, а в СССР - коллективисты. С клише была неувязочка: в тот же период американский гуру менеджмента Питер Друкер писал одну за одной толстые книги, как организовывать работу коллективов людей в больших корпорациях. Его книги подхватили японцы, которые быстро применили идеи Друкера в своих компаниях и вышибли американцев из рынков микросхем памяти, бытовой электроники и автомобилей. Даже менеджер моего менеджера, китаец в корейской компании, подарил мне книжку Друкера на позапрошлое рождество. Коллектив разработки в электронной компании - это двухмерная структура. С одной стороны, есть отделы: архитектуры, моделирования, логического проектирования, верификации, физического проектирования, post-silicon отладки итд. С другой стороны, каждый компонент (процессор, графический процессор, сетевой чип) состоит из пары десятков блоков, и вокруг каждого блока есть небольшие группы по пять-семь человек из всех этих отделов. Можно попробовать дать школьникам представление о том, как выглядит совместная разработка и отладка с помощью проекта на нескольких макетных платах с микросхемами малой степени интеграции. А потом перенести это на SystemVerilog и FPGA платы. Например вот такого: сделать сумматор чисел бесконечной разрядности:
https://habr.com/ru/articles/1059966/
#cmos_4000 #fpga #verilog #hacker_dojo #обучение_школьников #7400 #разработка_микросхем #technology_showcase #mountain_view #silicon_valley
-
👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated -
👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated -
👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated -
👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated -
👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated -
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
-
Создаем I2C Master Controller на Verilog. Переходим на новый уровень
Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического конца. Спустя почти три года много воды утекло, появилось множество возможностей и ряд компетенций и я хотел бы реанимировать решение этой задачи и продолжить рассказ. Перечитав старый материал, я сформулировал обновленную группу задач: переделать I2C Master Controller, снабдив его функциями, которых не было в первой версии, типа clock stretching и burst-режима при этом сопроводив это детальным описанием процесса реализации и объяснением почему были предприняты те или иные действия. После все это воплотить сначала в симуляции, а потом и на реальном железе, с использованием EEPROM и OLED-дисплея SSD1306. Вобщем, всем неравнодушным к теме цифровой схемотехники, ПЛИС и шине I2C - добро пожаловать под кат! :)
https://habr.com/ru/companies/beget/articles/1024144/
#I2C #i2c_master_controller #verilog #howto #tutorial #quartus
-
We're seeing some great progress on the hardware (FPGA) implementation of the Ember CPU! The Verilog simulation of the CPU on a Cyclone V FPGA in QuestaSim can now process LDI (Load Immediate) and MOV instructions. Next step, the ALU!
#cpudesign #8bit #16bit #100DaysRTL #DigitalDesign #ElectronicsEngineering #TechInnovation #hardwaredesign #DIYProjects #retrocomputer #Verilog #ALU #8BitALU #FPGA #ASIC #ProcessorDesign #retrodev #analoguepocket #cyclonev
-
We're seeing some great progress on the hardware (FPGA) implementation of the Ember CPU! The Verilog simulation of the CPU on a Cyclone V FPGA in QuestaSim can now process LDI (Load Immediate) and MOV instructions. Next step, the ALU!
#cpudesign #8bit #16bit #100DaysRTL #DigitalDesign #ElectronicsEngineering #TechInnovation #hardwaredesign #DIYProjects #retrocomputer #Verilog #ALU #8BitALU #FPGA #ASIC #ProcessorDesign #retrodev #analoguepocket #cyclonev
-
My MiSTer and Analogue Pocket Core development setup!
#analoguepocket #devkit #verilog #mister #misterfpga #cpudesign #console #8bit #misterfpga
-
My MiSTer and Analogue Pocket Core development setup!
#analoguepocket #devkit #verilog #mister #misterfpga #cpudesign #console #8bit #misterfpga
-
I got a new toy in the office! An Analogue Pocket dev kit! I will be porting my original Project Ember MiSTer core implementation from a few years ago to the newer device! Actually, a complete rewrite, but based on the same hardware design from my Ember series.
#analoguepocket #devkit #verilog #mister #misterfpga #cpudesign #console #8bit
-
I got a new toy in the office! An Analogue Pocket dev kit! I will be porting my original Project Ember MiSTer core implementation from a few years ago to the newer device! Actually, a complete rewrite, but based on the same hardware design from my Ember series.
#analoguepocket #devkit #verilog #mister #misterfpga #cpudesign #console #8bit
-
After getting a basic ALU design done yesterday & starting a **very** rough start at a microcodeish thing, today the first design of the controlunit & overall cpu design comes together, so it can actually calculate an addition from two arbitary registers and store the result back into a register of choice! :3
Still a lot to go but excited it works already somewhat! #hardware #fantasyconsole #diy #verilog #systemverilog #software #cpudesign #hardwaredesign #fpga #fpgadev
-
After getting a basic ALU design done yesterday & starting a **very** rough start at a microcodeish thing, today the first design of the controlunit & overall cpu design comes together, so it can actually calculate an addition from two arbitary registers and store the result back into a register of choice! :3
Still a lot to go but excited it works already somewhat! #hardware #fantasyconsole #diy #verilog #systemverilog #software #cpudesign #hardwaredesign #fpga #fpgadev
-
After getting a basic ALU design done yesterday & starting a **very** rough start at a microcodeish thing, today the first design of the controlunit & overall cpu design comes together, so it can actually calculate an addition from two arbitary registers and store the result back into a register of choice! :3
Still a lot to go but excited it works already somewhat! #hardware #fantasyconsole #diy #verilog #systemverilog #software #cpudesign #hardwaredesign #fpga #fpgadev
-
After getting a basic ALU design done yesterday & starting a **very** rough start at a microcodeish thing, today the first design of the controlunit & overall cpu design comes together, so it can actually calculate an addition from two arbitary registers and store the result back into a register of choice! :3
Still a lot to go but excited it works already somewhat! #hardware #fantasyconsole #diy #verilog #systemverilog #software #cpudesign #hardwaredesign #fpga #fpgadev
-
Switching topics to I/O and game controller support, this week we look briefly at the PIA for Project Ember
The Ember PIA — Initial Design Part 1: Peripheral Interface Adapter
https://skicat.medium.com/21f7f4abb2e8#cpudesign #retrodev #8bit #16bit #100DaysRTL #DigitalDesign #ElectronicsEngineering #TechInnovation #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputern #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #ProcessorDesign
-
Switching topics to I/O and game controller support, this week we look briefly at the PIA for Project Ember
The Ember PIA — Initial Design Part 1: Peripheral Interface Adapter
https://skicat.medium.com/21f7f4abb2e8#cpudesign #retrodev #8bit #16bit #100DaysRTL #DigitalDesign #ElectronicsEngineering #TechInnovation #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputern #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #ProcessorDesign
-
Boards look great! Starting the slow bring up with just the CPU, RAM, and ROM...and, of course, clock circuit and logic analyzer...
#cpudesign #retrodev #8bit #16bit #100DaysRTL #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #DigitalDesign #ElectronicsEngineering #TechInnovation #ProcessorDesign #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputer
-
Boards look great! Starting the slow bring up with just the CPU, RAM, and ROM...and, of course, clock circuit and logic analyzer...
#cpudesign #retrodev #8bit #16bit #100DaysRTL #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #DigitalDesign #ElectronicsEngineering #TechInnovation #ProcessorDesign #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputer
-
Next, we'll explore the details of the GPU and the initial design of the first simple text mode display!
The Flame GPU — Initial Design Part 2: Tilesheets, Tilemaps, and Graphics Registers
https://medium.com/the-ember-project/the-flame-gpu-initial-design-part-2-tilesheets-tilemaps-and-graphics-registers-8c638a19ec4f#cpudesign #retrodev #8bit #16bit #100DaysRTL #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #DigitalDesign #ElectronicsEngineering #TechInnovation #ProcessorDesign #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputer
-
Next, we'll explore the details of the GPU and the initial design of the first simple text mode display!
The Flame GPU — Initial Design Part 2: Tilesheets, Tilemaps, and Graphics Registers
https://medium.com/the-ember-project/the-flame-gpu-initial-design-part-2-tilesheets-tilemaps-and-graphics-registers-8c638a19ec4f#cpudesign #retrodev #8bit #16bit #100DaysRTL #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #DigitalDesign #ElectronicsEngineering #TechInnovation #ProcessorDesign #hardwaredesign #PCBDesign #RetroDev #KiCad #DIYProjects #retrocomputer
-
The Ember Console — System Architecture Design: Basic Requirements
https://medium.com/the-ember-project/the-ember-console-system-architecture-design-basic-requirements-97de358a952a
Moving on to the system design, this is an overview of the remaining parts we need to design in order to create a working system capable of playing 80s and 90s-era homebrew video games.#cpudesign #retrodev #8bit #16bit #100DaysRTL #Verilog #ALU #8BitALU #VLSI #RTLDesign #FPGA #ASIC #DigitalDesign #ElectronicsEngineering #TechInnovation #ProcessorDesign
-
Детей недостаточно учить только питону и ардуине
Детей недостаточно учить только питону и ардуине. Нужно еще и цифровой схемотехнике, причем не на симуляторе, так как он для ребенка неубедителен, а на микросхемах малой степени интеграции, лучше которых для иллюстрации функции D-триггера никто с 1968 года ничего не придумал. Но учить канонично по книжкам 1970-х не обязательно. Например, ну зачем ребенку руками собирать генератор тактового сигнала на микросхеме 555, если его теорию он все равно не поймет, а для понимания функции D-триггера понимание работы генератора нерелевантно? Генератор на 555 можно купить уже собранным на AliExpress. Также можно заменить батарейку на 9 вольт на питание от USB на 5 вольт; поставить толерантные к 5 вольтам светодиоды, не требующие дополнительных резисторов и поставить кнопочки, не требующие подтягивающих резисторов. В результате все сведется к самой сути - логическим элементам и D-триггерам, откуда уже можно переходить на ПЛИС / FPGA. Вот сравните схему сдвигового регистра. Что вы по этому поводу думаете? Было:
https://habr.com/ru/articles/825564/
#7400 #cmos_4000 #Verilog #Gowin #VHDL #dтриггер #макетная_плата #обучение_детей #цифровая_логика #Verilog_Meetup