home.social

#altera — Public Fediverse posts

Live and recent posts from across the Fediverse tagged #altera, aggregated by home.social.

  1. Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA

    Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.

    habr.com/ru/articles/1027538/

    #fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore

  2. Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA

    Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.

    habr.com/ru/articles/1027538/

    #fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore

  3. Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA

    Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.

    habr.com/ru/articles/1027538/

    #fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore

  4. Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA

    Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.

    habr.com/ru/articles/1027538/

    #fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore

  5. Типичные ошибки новичков в FPGA: от выбора платы до неинтуитивных кнопок

    Привет, Хабр! Меня зовут Артём Аверченко, я преподаю в ОмГТУ дисциплины, связанные с FPGA. В этой статье я обобщу свой десятилетний опыт лабораторных работ в этой области и опишу ошибки, которые чаще всего совершают начинающие. Разумеется, на исчерпывающий список я не претендую — едва ли его здесь можно составить в одиночку. Но постараюсь дать как можно больше полезной информации.

    habr.com/ru/companies/yadro/ar

    #плис_начинающим #плис #cyclone_iv #altera #ошибки_в_плис

  6. So, I got this Altera Stratix High Speed board.
    It was scrap elsewhere and has been handled in unknown ways, but it looks complete.
    Is it usable for anything, or should I just part it out, like I initially planned?
    The device on it seems to be a Stratix II ep2s60f1030c3es and Altera's site seems to show that all Stratix II is supported on the 11.0sp1 webedition of Quartus II.
    But is that actually true?
    Some more images of the board in the thread below.
    #FPGA #Altera #scrap

  7. So, I got this Altera Stratix High Speed board.
    It was scrap elsewhere and has been handled in unknown ways, but it looks complete.
    Is it usable for anything, or should I just part it out, like I initially planned?
    The device on it seems to be a Stratix II ep2s60f1030c3es and Altera's site seems to show that all Stratix II is supported on the 11.0sp1 webedition of Quartus II.
    But is that actually true?
    Some more images of the board in the thread below.
    #FPGA #Altera #scrap

  8. So, I got this Altera Stratix High Speed board.
    It was scrap elsewhere and has been handled in unknown ways, but it looks complete.
    Is it usable for anything, or should I just part it out, like I initially planned?
    The device on it seems to be a Stratix II ep2s60f1030c3es and Altera's site seems to show that all Stratix II is supported on the 11.0sp1 webedition of Quartus II.
    But is that actually true?
    Some more images of the board in the thread below.
    #FPGA #Altera #scrap

  9. So, I got this Altera Stratix High Speed board.
    It was scrap elsewhere and has been handled in unknown ways, but it looks complete.
    Is it usable for anything, or should I just part it out, like I initially planned?
    The device on it seems to be a Stratix II ep2s60f1030c3es and Altera's site seems to show that all Stratix II is supported on the 11.0sp1 webedition of Quartus II.
    But is that actually true?
    Some more images of the board in the thread below.
    #FPGA #Altera #scrap

  10. So, I got this Altera Stratix High Speed board.
    It was scrap elsewhere and has been handled in unknown ways, but it looks complete.
    Is it usable for anything, or should I just part it out, like I initially planned?
    The device on it seems to be a Stratix II ep2s60f1030c3es and Altera's site seems to show that all Stratix II is supported on the 11.0sp1 webedition of Quartus II.
    But is that actually true?
    Some more images of the board in the thread below.
    #FPGA #Altera #scrap

  11. Sesión informativa: Regularización Extraordinaria

    🗓 Jueves 26 de febrero
    🕔 17:00–18:30 📍 N/A (online)
    ✍️ Inscripción: docs.google.com/forms/d/e/1FAI
    🎯 ¡Para TSes! 👠
    👥 Sindicato OTRAS

    > Debido a la lucha sostenida de muchas colectivas antirracistas y al impulso de la iniciativa Regularización Ya, desde 2020 se viene exigiendo en el Estado español una regularización extraordinaria para las personas migrantes en situación administrativa irregular. 

    > 📣 Por eso, organizamos esta sesión informativa online, dirigida especialmente a personas trabajadoras sexuales. 📝 En la sesión hablaremos de: Requisitos generales · Derechos administrativos, laborales y sociales · Documentación necesaria · Pasos del procedimiento · Aspectos importantes a tener en cuenta

    > 👩🏽‍⚖️ Contaremos con Tamara Fernández, abogada especializada en extranjería, y habrá espacio para resolver dudas y preguntas.

    #TrabajoSexual #RegularizaciónExtraordinaria #SindicatoOTRAS #Altera #Online #Regularización

  12. «Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

    В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

    habr.com/ru/companies/yadro/ar

    #fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

  13. «Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

    В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

    habr.com/ru/companies/yadro/ar

    #fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

  14. «Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

    В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

    habr.com/ru/companies/yadro/ar

    #fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

  15. «Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

    В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

    habr.com/ru/companies/yadro/ar

    #fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

  16. Образовательные технологии опробованные в России — работают и в США

    Провели мероприятие в Калифорнийском политехническом государственном университете в Сан-Луис-Обиспо. Докладчиками были: ваш покорный слуга Юрий Панчул, два американских инженера проектирующие чип по ускорению ИИ, и китайский студент из Университета Калифорнии в Санта-Барбаре. Идея мероприятия возникла, когда я встретился с выпускником Cal Poly Стенли на конференции самоделкиных OpenSause, и он поведал мне то, что я уже знал из собеседований американских студентов: они изучают в вузе карты Карно, доходят до конечного автомата светофора, отдельно постигают классический 5-стадийный конвейер MIPS (ныне RISC-V), а потом идут на собеседование на работу, и - хоба! - выясняется что их карты Карно никого в индустрии не интересуют, а вопросы идут про сопряжение конвейера обработки данных (не процессорного!) и FIFO, чего они не проходили. Привожу ниже мой отчет на английском.

    habr.com/ru/articles/961364/

    #SystemVerilog #Gowin #Xilinx #Altera #ASIC #FPGA #TinyTapeout #Cal_Poly #Verilog #vlsi

  17. Joy... win11 accepts my old #DE0-Nano #fpga dev board's #Altera #usb #blaster drivers, and a demo prog now talks to the board. Whoosh.

    Next, I pray that I get good at turning logic design schematics into deployable code.

  18. Joy... win11 accepts my old #DE0-Nano #fpga dev board's #Altera #usb #blaster drivers, and a demo prog now talks to the board. Whoosh.

    Next, I pray that I get good at turning logic design schematics into deployable code.

  19. Joy... win11 accepts my old #DE0-Nano #fpga dev board's #Altera #usb #blaster drivers, and a demo prog now talks to the board. Whoosh.

    Next, I pray that I get good at turning logic design schematics into deployable code.

  20. Joy... win11 accepts my old #DE0-Nano #fpga dev board's #Altera #usb #blaster drivers, and a demo prog now talks to the board. Whoosh.

    Next, I pray that I get good at turning logic design schematics into deployable code.

  21. Joy... win11 accepts my old #DE0-Nano #fpga dev board's #Altera #usb #blaster drivers, and a demo prog now talks to the board. Whoosh.

    Next, I pray that I get good at turning logic design schematics into deployable code.

  22. Intel plant offenbar Entlassung von über 21.000 Mitarbeitenden
    Intel plant eine umfassende Umstrukturierung, die einen massiven Personalabbau mit sich bringt. Medienberichten zufolge sollen über 21.000 Mitarbeiter:innen das Unternehmen verlassen
    apfeltalk.de/magazin/news/inte
    #News #Tellerrand #Altera #Arbeitspltze #Chipindustrie #Entlassungen #Halbleiter #Intel #LipBuTan #Restrukturierung #SilverLake #Stellenabbau

  23. 💸 Intel Sells Altera Business | Phoronix

    「 A decade after Intel acquired FPGA maker Altera for $16.7 billion and recently working to make Altera an independent company, Intel announced today it has sold 51% of its Altera business in a deal that values that business at $8.75 billion.

    Intel announced today that Silver Lake will acquire 51% of the Altera business 」

    phoronix.com/news/Intel-Sells-

    #intel #altera #fpga