#fpga — Public Fediverse posts on home.social

Habr @[email protected] · 2026-05-14 · 07:12 UTC

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!

https://habr.com/ru/companies/beget/articles/1025326/

#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga

#fpga #alinx_ax301 #testbench #i2c_master_controller #i2c #quartus

Habr @[email protected] · 2026-05-14 · 07:12 UTC

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!

https://habr.com/ru/companies/beget/articles/1025326/

#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga

#fpga #alinx_ax301 #testbench #i2c_master_controller #i2c #quartus

Habr @[email protected] · 2026-05-14 · 07:12 UTC

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!

https://habr.com/ru/companies/beget/articles/1025326/

#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga

#fpga #alinx_ax301 #testbench #i2c_master_controller #i2c #quartus

Habr @[email protected] · 2026-05-14 · 07:12 UTC

Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C

Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!

https://habr.com/ru/companies/beget/articles/1025326/

#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga

#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301

UK @[email protected] · 2026-05-14 · 05:36 UTC

https://www.europesays.com/uk/958617/ Analogue 3D’s Latest Update Makes Your Carts Look Colourful In More Ways Than One #Analogue3D #FPGA #N64 #Nintendo #Technology #UK #UnitedKingdom

#unitedkingdom #uk #technology #nintendo #n64 #fpga

Habr @[email protected] · 2026-05-13 · 18:42 UTC

[Перевод] Вайб‑кодинг для ПЛИС: как я собрал I2S FIFO‑реклокер без знания Verilog

Вайб‑кодинг выглядит безобидно, пока речь идет о скриптах, лендингах и небольших сервисах. Но что будет, если попробовать с его помощью собрать проект для ПЛИС: с I2S, FIFO‑буфером, DSD, S/PDIF, UART, PSRAM и отладкой на реальном железе? Я проверил это на практике и почти без знания Verilog прошел путь от мигающего светодиода до рабочего FIFO‑реклокера для цифрового аудио. Получилась история о том, где ИИ действительно помогает инженеру, где уверенно ведет в тупик и почему в какой‑то момент все равно приходится доставать логический анализатор. Читать кейс

https://habr.com/ru/companies/otus/articles/1032870/

#ПЛИС #FPGA #Verilog #вайбкодинг #ИИ #I2S #FIFO #реклокинг #цифровое_аудио #отладка

#отладка #цифровое_аудио #реклокинг #fifo #i2s #ии

Habr @[email protected] · 2026-05-13 · 18:42 UTC

[Перевод] Вайб‑кодинг для ПЛИС: как я собрал I2S FIFO‑реклокер без знания Verilog

Вайб‑кодинг выглядит безобидно, пока речь идет о скриптах, лендингах и небольших сервисах. Но что будет, если попробовать с его помощью собрать проект для ПЛИС: с I2S, FIFO‑буфером, DSD, S/PDIF, UART, PSRAM и отладкой на реальном железе? Я проверил это на практике и почти без знания Verilog прошел путь от мигающего светодиода до рабочего FIFO‑реклокера для цифрового аудио. Получилась история о том, где ИИ действительно помогает инженеру, где уверенно ведет в тупик и почему в какой‑то момент все равно приходится доставать логический анализатор. Читать кейс

https://habr.com/ru/companies/otus/articles/1032870/

#ПЛИС #FPGA #Verilog #вайбкодинг #ИИ #I2S #FIFO #реклокинг #цифровое_аудио #отладка

#отладка #цифровое_аудио #реклокинг #fifo #i2s #ии

Habr @[email protected] · 2026-05-13 · 18:42 UTC

[Перевод] Вайб‑кодинг для ПЛИС: как я собрал I2S FIFO‑реклокер без знания Verilog

Вайб‑кодинг выглядит безобидно, пока речь идет о скриптах, лендингах и небольших сервисах. Но что будет, если попробовать с его помощью собрать проект для ПЛИС: с I2S, FIFO‑буфером, DSD, S/PDIF, UART, PSRAM и отладкой на реальном железе? Я проверил это на практике и почти без знания Verilog прошел путь от мигающего светодиода до рабочего FIFO‑реклокера для цифрового аудио. Получилась история о том, где ИИ действительно помогает инженеру, где уверенно ведет в тупик и почему в какой‑то момент все равно приходится доставать логический анализатор. Читать кейс

https://habr.com/ru/companies/otus/articles/1032870/

#ПЛИС #FPGA #Verilog #вайбкодинг #ИИ #I2S #FIFO #реклокинг #цифровое_аудио #отладка

#отладка #цифровое_аудио #реклокинг #fifo #i2s #ии

Habr @[email protected] · 2026-05-13 · 18:42 UTC

[Перевод] Вайб‑кодинг для ПЛИС: как я собрал I2S FIFO‑реклокер без знания Verilog

Вайб‑кодинг выглядит безобидно, пока речь идет о скриптах, лендингах и небольших сервисах. Но что будет, если попробовать с его помощью собрать проект для ПЛИС: с I2S, FIFO‑буфером, DSD, S/PDIF, UART, PSRAM и отладкой на реальном железе? Я проверил это на практике и почти без знания Verilog прошел путь от мигающего светодиода до рабочего FIFO‑реклокера для цифрового аудио. Получилась история о том, где ИИ действительно помогает инженеру, где уверенно ведет в тупик и почему в какой‑то момент все равно приходится доставать логический анализатор. Читать кейс

https://habr.com/ru/companies/otus/articles/1032870/

#ПЛИС #FPGA #Verilog #вайбкодинг #ИИ #I2S #FIFO #реклокинг #цифровое_аудио #отладка

#плис #fpga #verilog #вайбкодинг #ии #i2s