#asic — Public Fediverse posts

Inference is fragmenting. Training stays on NVDA GPUs. Inference moves to custom silicon. The margin follows the bottleneck. If you believe inference volume >> training volume in 3 years, the ASIC vendors capture the next cycle.

#ASIC #Semiconductors #AIInfrastructure

Inference is fragmenting. Training stays on NVDA GPUs. Inference moves to custom silicon. The margin follows the bottleneck. If you believe inference volume >> training volume in 3 years, the ASIC vendors capture the next cycle.

#ASIC #Semiconductors #AIInfrastructure

The AI compute market is splitting: training stays on NVDA GPUs, inference fragments to custom ASICs (AVGO, MRVL). If you believe inference volume >> training volume long-term, the ASIC layer captures more margin than the GPU layer.

#Semiconductors #ASIC #AIInfrastructure

🗓️ Verification Academy Live BRNO
May 21 2026 in Brno, Czech Republic

Three main topics on the table:
- Questa One & faster verification closure
- Static/formal verification
- AI in verification workflows

In-person only. Brno University of Technology, Bozetechova, Room A112.

https://verificationacademy.com/topics/verification-academy-live/brno-university-of-technology/

#QuestaOne #SystemVerilog #UVM #FPGA #ASIC #FormalVerification #SiemensEDA

🗓️ Verification Academy Live BRNO
May 21 2026 in Brno, Czech Republic

Three main topics on the table:
- Questa One & faster verification closure
- Static/formal verification
- AI in verification workflows

In-person only. Brno University of Technology, Bozetechova, Room A112.

https://verificationacademy.com/topics/verification-academy-live/brno-university-of-technology/

#QuestaOne #SystemVerilog #UVM #FPGA #ASIC #FormalVerification #SiemensEDA

🗓️ Verification Academy Live BRNO
May 21 2026 in Brno, Czech Republic

Three main topics on the table:
- Questa One & faster verification closure
- Static/formal verification
- AI in verification workflows

In-person only. Brno University of Technology, Bozetechova, Room A112.

https://verificationacademy.com/topics/verification-academy-live/brno-university-of-technology/

#QuestaOne #SystemVerilog #UVM #FPGA #ASIC #FormalVerification #SiemensEDA

🗓️ Verification Academy Live BRNO
May 21 2026 in Brno, Czech Republic

Three main topics on the table:
- Questa One & faster verification closure
- Static/formal verification
- AI in verification workflows

In-person only. Brno University of Technology, Bozetechova, Room A112.

https://verificationacademy.com/topics/verification-academy-live/brno-university-of-technology/

#QuestaOne #SystemVerilog #UVM #FPGA #ASIC #FormalVerification #SiemensEDA

🗓️ Verification Academy Live BRNO
May 21 2026 in Brno, Czech Republic

Three main topics on the table:
- Questa One & faster verification closure
- Static/formal verification
- AI in verification workflows

In-person only. Brno University of Technology, Bozetechova, Room A112.

https://verificationacademy.com/topics/verification-academy-live/brno-university-of-technology/

#QuestaOne #SystemVerilog #UVM #FPGA #ASIC #FormalVerification #SiemensEDA

MICROIP Unveils “Software-Driven Hardware” Strategy at EEC 2026, Partnering with Poland to Build a Resilient Edge AI & ASIC Supply Chain

KATOWICE, Poland, May 11, 2026 /PRNewswire/ — At the 2026 European Economic Congress (EEC 2026), MICROIP Chairman Dr.…
#Poland #Polska #PL #Europe #Europa #EU #2026EuropeanEconomicCongress #ASIC #Dr.Yang #EuropeanEdgeAI #JamesYang #Katowice #MichaelChiu #Poland-TaiwanEconomicCooperationForum
https://www.europesays.com/poland/5866/

MICROIP Unveils “Software-Driven Hardware” Strategy at EEC 2026, Partnering with Poland to Build a Resilient Edge AI & ASIC Supply Chain

KATOWICE, Poland, May 10, 2026 /PRNewswire/ — At the 2026 European Economic Congress (EEC 2026), MICROIP Chairman Dr.…
#Poland #Polska #PL #Europe #Europa #EU #2026EuropeanEconomicCongress #ASIC #ASICDesignServices #Dr.Yang #EuropeanEdgeAI #JamesYang #Katowice #MichaelChiu #Poland-TaiwanEconomicCooperationForum
https://www.europesays.com/poland/5864/

Энергоэффективность ASIC под пристальным взглядом: что J/TH показывает в реальности и где обманывает паспорт

Энергоэффективность — единственная метрика, которая в долгом периоде определяет, заработает ли ваша майнинг-ферма деньги. Хешрейт можно нарастить, цена монеты не зависит от вас, а вот сколько джоулей уходит на терахеш — это то, на что вы реально влияете и что напрямую превращается в счёт за электричество. Производитель печатает в паспорте красивую цифру J/TH, отзывы соседей в чатах называют другие числа, а ваша ферма третий месяц показывает в отчётах четвёртые. Эта статья — о том, почему так получается, какие три разных J/TH вы вообще измеряете, как мы ловили реальные значения на тестовом стенде и что из этого следует для эксплуатации.

https://habr.com/ru/articles/1033398/

#энергоэффективность #undervolt #autotuning #прошивки #ASIC #тестовый_стенд #мониторинг

Энергоэффективность ASIC под пристальным взглядом: что J/TH показывает в реальности и где обманывает паспорт

Энергоэффективность — единственная метрика, которая в долгом периоде определяет, заработает ли ваша майнинг-ферма деньги. Хешрейт можно нарастить, цена монеты не зависит от вас, а вот сколько джоулей уходит на терахеш — это то, на что вы реально влияете и что напрямую превращается в счёт за электричество. Производитель печатает в паспорте красивую цифру J/TH, отзывы соседей в чатах называют другие числа, а ваша ферма третий месяц показывает в отчётах четвёртые. Эта статья — о том, почему так получается, какие три разных J/TH вы вообще измеряете, как мы ловили реальные значения на тестовом стенде и что из этого следует для эксплуатации.

https://habr.com/ru/articles/1033398/

#энергоэффективность #undervolt #autotuning #прошивки #ASIC #тестовый_стенд #мониторинг

Энергоэффективность ASIC под пристальным взглядом: что J/TH показывает в реальности и где обманывает паспорт

Энергоэффективность — единственная метрика, которая в долгом периоде определяет, заработает ли ваша майнинг-ферма деньги. Хешрейт можно нарастить, цена монеты не зависит от вас, а вот сколько джоулей уходит на терахеш — это то, на что вы реально влияете и что напрямую превращается в счёт за электричество. Производитель печатает в паспорте красивую цифру J/TH, отзывы соседей в чатах называют другие числа, а ваша ферма третий месяц показывает в отчётах четвёртые. Эта статья — о том, почему так получается, какие три разных J/TH вы вообще измеряете, как мы ловили реальные значения на тестовом стенде и что из этого следует для эксплуатации.

https://habr.com/ru/articles/1033398/

#энергоэффективность #undervolt #autotuning #прошивки #ASIC #тестовый_стенд #мониторинг

Энергоэффективность ASIC под пристальным взглядом: что J/TH показывает в реальности и где обманывает паспорт

Энергоэффективность — единственная метрика, которая в долгом периоде определяет, заработает ли ваша майнинг-ферма деньги. Хешрейт можно нарастить, цена монеты не зависит от вас, а вот сколько джоулей уходит на терахеш — это то, на что вы реально влияете и что напрямую превращается в счёт за электричество. Производитель печатает в паспорте красивую цифру J/TH, отзывы соседей в чатах называют другие числа, а ваша ферма третий месяц показывает в отчётах четвёртые. Эта статья — о том, почему так получается, какие три разных J/TH вы вообще измеряете, как мы ловили реальные значения на тестовом стенде и что из этого следует для эксплуатации.

https://habr.com/ru/articles/1033398/

#энергоэффективность #undervolt #autotuning #прошивки #ASIC #тестовый_стенд #мониторинг

Сравнили системы мониторинга ASIC-майнеров: Hive OS, Awesome Miner и Monito

Когда у тебя 40 ASIC-ов на двух площадках, а часть стоит у хостера, без системы мониторинга начинаются проблемы. Перегрев замечаешь через сутки, падение хешрейта на одной плате — через неделю. Я полгода назад оказался в этой ситуации и перебрал три варианта: Hive OS с ASIC Hub, Awesome Miner и Monito. Рассказываю, чем они реально отличаются, и почему “лучшая система мониторинга” — это вопрос вашего сценария, а не списка фич.

https://habr.com/ru/articles/1033384/

#ASIC #майнинг #мониторинг_оборудования #Hive_OS #Awesome_Miner #Monito #ферма_ASIC #хостинг_майнинга

Сравнили системы мониторинга ASIC-майнеров: Hive OS, Awesome Miner и Monito

Когда у тебя 40 ASIC-ов на двух площадках, а часть стоит у хостера, без системы мониторинга начинаются проблемы. Перегрев замечаешь через сутки, падение хешрейта на одной плате — через неделю. Я полгода назад оказался в этой ситуации и перебрал три варианта: Hive OS с ASIC Hub, Awesome Miner и Monito. Рассказываю, чем они реально отличаются, и почему “лучшая система мониторинга” — это вопрос вашего сценария, а не списка фич.

https://habr.com/ru/articles/1033384/

#ASIC #майнинг #мониторинг_оборудования #Hive_OS #Awesome_Miner #Monito #ферма_ASIC #хостинг_майнинга

Сравнили системы мониторинга ASIC-майнеров: Hive OS, Awesome Miner и Monito

Когда у тебя 40 ASIC-ов на двух площадках, а часть стоит у хостера, без системы мониторинга начинаются проблемы. Перегрев замечаешь через сутки, падение хешрейта на одной плате — через неделю. Я полгода назад оказался в этой ситуации и перебрал три варианта: Hive OS с ASIC Hub, Awesome Miner и Monito. Рассказываю, чем они реально отличаются, и почему “лучшая система мониторинга” — это вопрос вашего сценария, а не списка фич.

https://habr.com/ru/articles/1033384/

#ASIC #майнинг #мониторинг_оборудования #Hive_OS #Awesome_Miner #Monito #ферма_ASIC #хостинг_майнинга

Сравнили системы мониторинга ASIC-майнеров: Hive OS, Awesome Miner и Monito

Когда у тебя 40 ASIC-ов на двух площадках, а часть стоит у хостера, без системы мониторинга начинаются проблемы. Перегрев замечаешь через сутки, падение хешрейта на одной плате — через неделю. Я полгода назад оказался в этой ситуации и перебрал три варианта: Hive OS с ASIC Hub, Awesome Miner и Monito. Рассказываю, чем они реально отличаются, и почему “лучшая система мониторинга” — это вопрос вашего сценария, а не списка фич.

https://habr.com/ru/articles/1033384/

#ASIC #майнинг #мониторинг_оборудования #Hive_OS #Awesome_Miner #Monito #ферма_ASIC #хостинг_майнинга

You know what pisses me off? We knew this already from #crypto.

Once the #ASIC took over for the #GPU, much less - albeit still an insane amount - of energy was wasted in the process.

Now that hardware is catching up to software, consider all the unnecessary disruption and destruction caused by the #SiliconValley #AI agenda - how many businesses, communities and economies suffered needlessly.

Anthropic in early talks to buy DRAM-less AI inference chips from UK startup
https://www.tomshardware.com/tech-industry/artificial-intelligence/anthropic-in-early-talks-to-buy-inference-chips-from-uk-startup-fractile

wafer.space bare dies and CoB have arrived! 🎉

These are from my open-source FABulous FPGA, which was part of the first shuttle run.
It's a small FPGA with 480x LC, 6x MAC, 12x register files and 6x SRAM. The source files are available in the repository: https://github.com/mole99/gf180mcu-fabulous-fpga

#OpenSource #ASIC #FPGA

If you ever have free or cheap electricity, that is the time to run a cryptocurrency (Bitcoin, etc) mining machine (an ASIC, a machine with lots of GPUs, etc). It doesn't need a fast Internet connection, and it can earn you a lot of easy money in mining fees.

https://www.theguardian.com/environment/2026/apr/14/uk-households-power-renewables-soar
#electricity #crypto #cryptocurrency #bitcoin #mining #asic #gpu #internet #energy #renewable #money

Of late, many #IT coders I know have begun expressing their interest in #MCU, #FPGA, and #ASIC, along with #electronic design and interfacing.

This lot had never expressed any interest in computing concepts that are below high-level #programming constructs in JavaScript and Python. But now, their MBA-shod managers have commanded them to find ways to reduce the power consumption of their #AI-infused systems.

I can already imagine this interaction:

"ChatGPT, design me an AI system that consumes less power—I don't know how much less, but less, nonetheless."

G'luck!

Four ‘finfluencers’ suspected of giving unlawful advice hit with warning notices amid regulator crackdown

Four Australian influencers have been hit with warning notices from the Australian Securities and Investments Commission (ASIC) —…
#NewsBeep #News #Business #asic #AU #Australia #financialadvice #financialregulator #finfluencers
https://www.newsbeep.com/au/626349/

Four ‘finfluencers’ suspected of giving unlawful advice hit with warning notices amid regulator crackdown

Four Australian influencers have been hit with warning notices from the Australian Securities and Investments Commission (ASIC) —…
#NewsBeep #News #Business #asic #AU #Australia #financialadvice #financialregulator #finfluencers
https://www.newsbeep.com/au/626349/

https://www.europesays.com/ie/449550/ Adviser angst as CSLR levy invoices arrive #ASIC #Business #CSLR #CSLRLevy #Éire #FAAA #FinancialPlanning #IE #Ireland #PersonalFinance #PersonalFinance #SpecialLevy

Как ускорить верификацию: советы для инженеров и менеджеров аппаратной разработки

Привет, Хабр! Меня зовут Алина, я руковожу группой модульной верификации в YADRO. Свой путь в отрасли я начинала со схемотехники и разработки RTL под FPGA. На Хабре даже есть моя статья про использование опций синтеза в Vivado, написанная еще до того, как различные стратегии на основе AI стали нормой. В черновиках лежит вторая часть той статьи, где я делаю вид, что понимаю математику, которая лежит в основе синтеза цифровой схемы из RTL :) Однако тот текст так и остался черновиком, а я ушла в верификацию и работаю в ней уже больше шести лет. Скорость верификации IP-компонентов зависит не только от верификаторов. Чтобы ее увеличить, ряд полезных практик в свою работу могут внедрить и соседние команды — управления проектами, RTL-дизайна и архитектуры. Далее в статье я такими практиками поделюсь.

https://habr.com/ru/companies/yadro/articles/1026312/

#rtl #asic #asic_design #fpga #verification #verilog #systemverilog

Как ускорить верификацию: советы для инженеров и менеджеров аппаратной разработки

Привет, Хабр! Меня зовут Алина, я руковожу группой модульной верификации в YADRO. Свой путь в отрасли я начинала со схемотехники и разработки RTL под FPGA. На Хабре даже есть моя статья про использование опций синтеза в Vivado, написанная еще до того, как различные стратегии на основе AI стали нормой. В черновиках лежит вторая часть той статьи, где я делаю вид, что понимаю математику, которая лежит в основе синтеза цифровой схемы из RTL :) Однако тот текст так и остался черновиком, а я ушла в верификацию и работаю в ней уже больше шести лет. Скорость верификации IP-компонентов зависит не только от верификаторов. Чтобы ее увеличить, ряд полезных практик в свою работу могут внедрить и соседние команды — управления проектами, RTL-дизайна и архитектуры. Далее в статье я такими практиками поделюсь.

https://habr.com/ru/companies/yadro/articles/1026312/

#rtl #asic #asic_design #fpga #verification #verilog #systemverilog

Как ускорить верификацию: советы для инженеров и менеджеров аппаратной разработки

Привет, Хабр! Меня зовут Алина, я руковожу группой модульной верификации в YADRO. Свой путь в отрасли я начинала со схемотехники и разработки RTL под FPGA. На Хабре даже есть моя статья про использование опций синтеза в Vivado, написанная еще до того, как различные стратегии на основе AI стали нормой. В черновиках лежит вторая часть той статьи, где я делаю вид, что понимаю математику, которая лежит в основе синтеза цифровой схемы из RTL :) Однако тот текст так и остался черновиком, а я ушла в верификацию и работаю в ней уже больше шести лет. Скорость верификации IP-компонентов зависит не только от верификаторов. Чтобы ее увеличить, ряд полезных практик в свою работу могут внедрить и соседние команды — управления проектами, RTL-дизайна и архитектуры. Далее в статье я такими практиками поделюсь.

https://habr.com/ru/companies/yadro/articles/1026312/

#rtl #asic #asic_design #fpga #verification #verilog #systemverilog

Как ускорить верификацию: советы для инженеров и менеджеров аппаратной разработки

Привет, Хабр! Меня зовут Алина, я руковожу группой модульной верификации в YADRO. Свой путь в отрасли я начинала со схемотехники и разработки RTL под FPGA. На Хабре даже есть моя статья про использование опций синтеза в Vivado, написанная еще до того, как различные стратегии на основе AI стали нормой. В черновиках лежит вторая часть той статьи, где я делаю вид, что понимаю математику, которая лежит в основе синтеза цифровой схемы из RTL :) Однако тот текст так и остался черновиком, а я ушла в верификацию и работаю в ней уже больше шести лет. Скорость верификации IP-компонентов зависит не только от верификаторов. Чтобы ее увеличить, ряд полезных практик в свою работу могут внедрить и соседние команды — управления проектами, RTL-дизайна и архитектуры. Далее в статье я такими практиками поделюсь.

https://habr.com/ru/companies/yadro/articles/1026312/

#rtl #asic #asic_design #fpga #verification #verilog #systemverilog

https://www.europesays.com/be-nl/48263/ FPGA-ontwikkelaar beweert dat Plaion’s NeoGeo AES+ in feite een “lokkertje” is #ASIC #BE #België #Belgium #cartridges #CRT #emulatie #FPGA #Furrtek #HDMI #informations #Jotego #MiSTer #NEOGEOAES+ #Nieuws #overzichten #Plaion #reproductie #RetroConsole #RGB #Science #ScienceAndTechnology #ScienceAndTechnology #SNK #Technologie #Technology #testrapporten #Wetenschap #WetenschapEnTechnologie #WetenschapTechnologie

Чип размером с приусадебный участок

Может начать рисовать комиксы против проповедников ИИ, которые говорят "не смотри в генерируемый код, просто проверяй его в тестовом стенде"? Ниже первый эксерсиз. ИИ не поняло как контролировать поток данных, поэтому оно сделало внутри сгенеренного им дизайна гиганскую очередь, которая сохраняла просто напросто все транзакции которые поступали от теста, и потом их по ходу дела использовало. В тесте было около 10 тысяч транзакций. Я удвоил их количество - все тут же взорвалось - переполнение очереди - утеря данных - ошибка проверки против написанной вручную транзакционной модели. А ведь если поставить такой блок в реальное устройство, там накрутится за полчаса триллион транзакций (гигагерц - миллиард в секунду - умножить на 20 минут по 60 секунд = 1200 миллиардов). Это что же - поставить в чип двести триллионов D-триггеров для flop-based FIFO которое оно сгенерило? А если рассматривать худший сценарий работы за сутки - ставить квадриллион D-триггеров? Это чип размером с приусадебный участок. Сделал в LinkedIn пост на английском:

https://habr.com/ru/articles/1024812/

#AI #ML #SystemVerilog #FIFO #приколы_про_ИИ #ASIC #FPGA #flow_control_unit #hftтрейдинг

Чип размером с приусадебный участок

Может начать рисовать комиксы против проповедников ИИ, которые говорят "не смотри в генерируемый код, просто проверяй его в тестовом стенде"? Ниже первый эксерсиз. ИИ не поняло как контролировать поток данных, поэтому оно сделало внутри сгенеренного им дизайна гиганскую очередь, которая сохраняла просто напросто все транзакции которые поступали от теста, и потом их по ходу дела использовало. В тесте было около 10 тысяч транзакций. Я удвоил их количество - все тут же взорвалось - переполнение очереди - утеря данных - ошибка проверки против написанной вручную транзакционной модели. А ведь если поставить такой блок в реальное устройство, там накрутится за полчаса триллион транзакций (гигагерц - миллиард в секунду - умножить на 20 минут по 60 секунд = 1200 миллиардов). Это что же - поставить в чип двести триллионов D-триггеров для flop-based FIFO которое оно сгенерило? А если рассматривать худший сценарий работы за сутки - ставить квадриллион D-триггеров? Это чип размером с приусадебный участок. Сделал в LinkedIn пост на английском:

https://habr.com/ru/articles/1024812/

#AI #ML #SystemVerilog #FIFO #приколы_про_ИИ #ASIC #FPGA #flow_control_unit #hftтрейдинг

Чип размером с приусадебный участок

Может начать рисовать комиксы против проповедников ИИ, которые говорят "не смотри в генерируемый код, просто проверяй его в тестовом стенде"? Ниже первый эксерсиз. ИИ не поняло как контролировать поток данных, поэтому оно сделало внутри сгенеренного им дизайна гиганскую очередь, которая сохраняла просто напросто все транзакции которые поступали от теста, и потом их по ходу дела использовало. В тесте было около 10 тысяч транзакций. Я удвоил их количество - все тут же взорвалось - переполнение очереди - утеря данных - ошибка проверки против написанной вручную транзакционной модели. А ведь если поставить такой блок в реальное устройство, там накрутится за полчаса триллион транзакций (гигагерц - миллиард в секунду - умножить на 20 минут по 60 секунд = 1200 миллиардов). Это что же - поставить в чип двести триллионов D-триггеров для flop-based FIFO которое оно сгенерило? А если рассматривать худший сценарий работы за сутки - ставить квадриллион D-триггеров? Это чип размером с приусадебный участок. Сделал в LinkedIn пост на английском:

https://habr.com/ru/articles/1024812/

#AI #ML #SystemVerilog #FIFO #приколы_про_ИИ #ASIC #FPGA #flow_control_unit #hftтрейдинг

Чип размером с приусадебный участок

Может начать рисовать комиксы против проповедников ИИ, которые говорят "не смотри в генерируемый код, просто проверяй его в тестовом стенде"? Ниже первый эксерсиз. ИИ не поняло как контролировать поток данных, поэтому оно сделало внутри сгенеренного им дизайна гиганскую очередь, которая сохраняла просто напросто все транзакции которые поступали от теста, и потом их по ходу дела использовало. В тесте было около 10 тысяч транзакций. Я удвоил их количество - все тут же взорвалось - переполнение очереди - утеря данных - ошибка проверки против написанной вручную транзакционной модели. А ведь если поставить такой блок в реальное устройство, там накрутится за полчаса триллион транзакций (гигагерц - миллиард в секунду - умножить на 20 минут по 60 секунд = 1200 миллиардов). Это что же - поставить в чип двести триллионов D-триггеров для flop-based FIFO которое оно сгенерило? А если рассматривать худший сценарий работы за сутки - ставить квадриллион D-триггеров? Это чип размером с приусадебный участок. Сделал в LinkedIn пост на английском:

https://habr.com/ru/articles/1024812/

#AI #ML #SystemVerilog #FIFO #приколы_про_ИИ #ASIC #FPGA #flow_control_unit #hftтрейдинг

Die NEOGEO AES+ ist da: #ASIC statt Emulation, alte Cartridges laufen nativ. Dazu A/V für Röhren-TV und HDMI für heute. Vorbestellung läuft, Start am 12.11.2026. #NEOGEO #SNK #Gaming #Konsole #Arcade #AES https://winfuture.de/news,158165.html?utm_source=Mastodon&utm_medium=ManualStatus&utm_campaign=SocialMedia

Die NEOGEO AES+ ist da: #ASIC statt Emulation, alte Cartridges laufen nativ. Dazu A/V für Röhren-TV und HDMI für heute. Vorbestellung läuft, Start am 12.11.2026. #NEOGEO #SNK #Gaming #Konsole #Arcade #AES https://winfuture.de/news,158165.html?utm_source=Mastodon&utm_medium=ManualStatus&utm_campaign=SocialMedia

Die NEOGEO AES+ ist da: #ASIC statt Emulation, alte Cartridges laufen nativ. Dazu A/V für Röhren-TV und HDMI für heute. Vorbestellung läuft, Start am 12.11.2026. #NEOGEO #SNK #Gaming #Konsole #Arcade #AES https://winfuture.de/news,158165.html?utm_source=Mastodon&utm_medium=ManualStatus&utm_campaign=SocialMedia

Die NEOGEO AES+ ist da: #ASIC statt Emulation, alte Cartridges laufen nativ. Dazu A/V für Röhren-TV und HDMI für heute. Vorbestellung läuft, Start am 12.11.2026. #NEOGEO #SNK #Gaming #Konsole #Arcade #AES https://winfuture.de/news,158165.html?utm_source=Mastodon&utm_medium=ManualStatus&utm_campaign=SocialMedia

Die NEOGEO AES+ ist da: #ASIC statt Emulation, alte Cartridges laufen nativ. Dazu A/V für Röhren-TV und HDMI für heute. Vorbestellung läuft, Start am 12.11.2026. #NEOGEO #SNK #Gaming #Konsole #Arcade #AES https://winfuture.de/news,158165.html?utm_source=Mastodon&utm_medium=ManualStatus&utm_campaign=SocialMedia

Greyhound is alive! 🐶

Last week, I posted about soldering my custom chips onto breakout boards. Now, I can finally say that Greyhound is working 🎉
If the video below doesn't work, you can also view it on Peertube: https://makertube.net/w/3rQ8a7WxTYcr1BQY9nCUat

I'm incredibly happy that Greyhound is no longer just theoretical, but that it can run examples on its FPGA in the real world 🤩

Greyhound repository: https://github.com/mole99/greyhound-ihp

#FPGA #ASIC

Мост для ко-симуляции в Icarus Verilog и NGSpice

Автор: Cyberflex (по мотивам реальной разработки бриджа для Ко-симуляции " MixFighter" ) Как мы сделали мост между Icarus Verilog и NGSpice: две разных реализации архитектуры.

https://habr.com/ru/articles/1023270/

#IcarusVerilog #SPICE #NGSPIice #Cosimulation #Mixed_simulation #asic #verilog #netlist

Мост для ко-симуляции в Icarus Verilog и NGSpice

Автор: Cyberflex (по мотивам реальной разработки бриджа для Ко-симуляции " MixFighter" ) Как мы сделали мост между Icarus Verilog и NGSpice: две разных реализации архитектуры.

https://habr.com/ru/articles/1023270/

#IcarusVerilog #SPICE #NGSPIice #Cosimulation #Mixed_simulation #asic #verilog #netlist

Мост для ко-симуляции в Icarus Verilog и NGSpice

Автор: Cyberflex (по мотивам реальной разработки бриджа для Ко-симуляции " MixFighter" ) Как мы сделали мост между Icarus Verilog и NGSpice: две разных реализации архитектуры.

https://habr.com/ru/articles/1023270/

#IcarusVerilog #SPICE #NGSPIice #Cosimulation #Mixed_simulation #asic #verilog #netlist

Мост для ко-симуляции в Icarus Verilog и NGSpice

Автор: Cyberflex (по мотивам реальной разработки бриджа для Ко-симуляции " MixFighter" ) Как мы сделали мост между Icarus Verilog и NGSpice: две разных реализации архитектуры.

https://habr.com/ru/articles/1023270/

#IcarusVerilog #SPICE #NGSPIice #Cosimulation #Mixed_simulation #asic #verilog #netlist

Формальная верификация «для богатых»: используем Jasper C2RTL App из Cadence JasperGold

Приве! Меня зовут Андрей, я занимаюсь в YADRO верификацией аппаратного обеспечения. В разработке цифровых устройств (GPU, CPU, AI-ускорители) большое внимание уделяют трактам обработки данных (datapath). Архитекторы создают эталонные модели блоков на языках высокого уровня (C/C++), чтобы быстрее проводить архитектурные исследования и отладку алгоритмов — например, операции с плавающей точкой, полиномы, матричные умножения. Однако конечная реализация выполняется на RTL (Verilog/SystemVerilog). После реализации в виде RTL-кода всегда хочется проверить соответствие итогового дизайна оригинальной модели. В этот момент в мире ASIC-разработки часто начинают думать сразу о UVM, корнер-кейсах и прочих долгих прелюдиях перед оформлением багов. В качестве альтернативы здесь выступает формальная верификация. Если вы работаете в небольшом стартапе, то, скорее всего, вам нужен маршрут формальной верификации, описанный моим коллегой в статье «Формальная верификация „для бедных“: выбираем open-source решение» . Но если вам повезло работать в крупной полупроводниковой компании с доступом к коммерческим инструментам формальной верификации, то можно подумать о проверке логической эквивалентности между C и RTL-кодом. Один из популярных инструментов для такой проверки — это Jasper C2RTL App в составе платформы Cadence JasperGold. По механике он очень похож на известные многим инструменты LEC и SEC, но в качестве эталонной реализации здесь выступает код на C. В этой статье мы рассмотрим, как работает C2RTL, из каких этапов состоит процесс верификации с ним, как формируются проверки (ассерты) и с какими ограничениями здесь сталкиваются инженеры.

https://habr.com/ru/companies/yadro/articles/1022818/

#формальная_верификация #rtl #asic #cadence #jasper

Australia’s toughest regulator to become its most hated?

A sweeping new compliance regime is about to land on tens of thousands of Australian small businesses; unlike…
#NewsBeep #News #Australia #accountants #Accounting #asic #ATO #AU #Austrac #compliance #DrMichaelKing #FATF #financialcrime.MichaelKing #lawyers #moneylaundering #realestateagents #SmallBusiness
https://www.newsbeep.com/au/603235/

Australia’s toughest regulator to become its most hated?

A sweeping new compliance regime is about to land on tens of thousands of Australian small businesses; unlike…
#NewsBeep #News #Australia #accountants #Accounting #asic #ATO #AU #Austrac #compliance #DrMichaelKing #FATF #financialcrime.MichaelKing #lawyers #moneylaundering #realestateagents #SmallBusiness
https://www.newsbeep.com/au/603235/

Permanent ban for former Venture Egg adviser

Home > Financial Planning > Permanent ban for former Venture Egg adviser Mike Taylor Managing Editor and Publisher…
#NewsBeep #News #Personalfinance #ASIC #banning #Business #Finance #firstguardianmasterfund #PersonalFinance #shieldmasterfund #SOA #UK #UnitedKingdom #VentureEgg
https://www.newsbeep.com/uk/523436/

The next step is testing the chips. However, I need more time to setup the development environment. Stay tuned!

Thanks to @tnt for his soldering advice and for sharing his Tiny Tapeout IHP Breakout board, which I forked for the Greyhound Breakout PCB.

You can watch his bringup of the IHP 25A Tiny Tapeout chip here: https://www.youtube.com/watch?v=l0BNbLQ6u8g

#ASIC #OpenSource #Chip

Permanent ban for former Venture Egg adviser

Home > Financial Planning > Permanent ban for former Venture Egg adviser Mike Taylor Managing Editor and Publisher…
#NewsBeep #News #Personalfinance #ASIC #Banning #Business #CA #Canada #Finance #firstguardianmasterfund #PersonalFinance #shieldmasterfund #SOA #VentureEgg
https://www.newsbeep.com/ca/594324/