#quartus — Public Fediverse posts
Live and recent posts from across the Fediverse tagged #quartus, aggregated by home.social.
-
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
-
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
-
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
-
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
-
Создаем I2C Master Controller на Verilog. Переходим на новый уровень
Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического конца. Спустя почти три года много воды утекло, появилось множество возможностей и ряд компетенций и я хотел бы реанимировать решение этой задачи и продолжить рассказ. Перечитав старый материал, я сформулировал обновленную группу задач: переделать I2C Master Controller, снабдив его функциями, которых не было в первой версии, типа clock stretching и burst-режима при этом сопроводив это детальным описанием процесса реализации и объяснением почему были предприняты те или иные действия. После все это воплотить сначала в симуляции, а потом и на реальном железе, с использованием EEPROM и OLED-дисплея SSD1306. Вобщем, всем неравнодушным к теме цифровой схемотехники, ПЛИС и шине I2C - добро пожаловать под кат! :)
https://habr.com/ru/companies/beget/articles/1024144/
#I2C #i2c_master_controller #verilog #howto #tutorial #quartus
-
Создаем I2C Master Controller на Verilog. Переходим на новый уровень
Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического конца. Спустя почти три года много воды утекло, появилось множество возможностей и ряд компетенций и я хотел бы реанимировать решение этой задачи и продолжить рассказ. Перечитав старый материал, я сформулировал обновленную группу задач: переделать I2C Master Controller, снабдив его функциями, которых не было в первой версии, типа clock stretching и burst-режима при этом сопроводив это детальным описанием процесса реализации и объяснением почему были предприняты те или иные действия. После все это воплотить сначала в симуляции, а потом и на реальном железе, с использованием EEPROM и OLED-дисплея SSD1306. Вобщем, всем неравнодушным к теме цифровой схемотехники, ПЛИС и шине I2C - добро пожаловать под кат! :)
https://habr.com/ru/companies/beget/articles/1024144/
#I2C #i2c_master_controller #verilog #howto #tutorial #quartus
-
Создаем I2C Master Controller на Verilog. Переходим на новый уровень
Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического конца. Спустя почти три года много воды утекло, появилось множество возможностей и ряд компетенций и я хотел бы реанимировать решение этой задачи и продолжить рассказ. Перечитав старый материал, я сформулировал обновленную группу задач: переделать I2C Master Controller, снабдив его функциями, которых не было в первой версии, типа clock stretching и burst-режима при этом сопроводив это детальным описанием процесса реализации и объяснением почему были предприняты те или иные действия. После все это воплотить сначала в симуляции, а потом и на реальном железе, с использованием EEPROM и OLED-дисплея SSD1306. Вобщем, всем неравнодушным к теме цифровой схемотехники, ПЛИС и шине I2C - добро пожаловать под кат! :)
https://habr.com/ru/companies/beget/articles/1024144/
#I2C #i2c_master_controller #verilog #howto #tutorial #quartus
-
Создаем I2C Master Controller на Verilog. Переходим на новый уровень
Наконец-то нашлось вдохновение и время вернуться к старой статье, в которой я изобретал I2C Master Controller, но так и не довел задачу до логического конца. Спустя почти три года много воды утекло, появилось множество возможностей и ряд компетенций и я хотел бы реанимировать решение этой задачи и продолжить рассказ. Перечитав старый материал, я сформулировал обновленную группу задач: переделать I2C Master Controller, снабдив его функциями, которых не было в первой версии, типа clock stretching и burst-режима при этом сопроводив это детальным описанием процесса реализации и объяснением почему были предприняты те или иные действия. После все это воплотить сначала в симуляции, а потом и на реальном железе, с использованием EEPROM и OLED-дисплея SSD1306. Вобщем, всем неравнодушным к теме цифровой схемотехники, ПЛИС и шине I2C - добро пожаловать под кат! :)
https://habr.com/ru/companies/beget/articles/1024144/
#I2C #i2c_master_controller #verilog #howto #tutorial #quartus
-
Программист embedded лезет в FPGA (часть 2, передышка на семисегментниках)
В предыдущей статье мы поморгали диодом. Большое дело, вообще‑то. После удобных сред разработки, вроде VSCode, CubeIDE, или продуктов JetBrains (поклонники Vim вышли из чата), Квартус не кажется очень уж дружелюбным. Плюс смена подхода к разработке: от программы к схеме. Но ничего, вроде, справились. Получается, мы погрузились в тему, наверное, на уровне «намочить ноги». Теперь, неспеша, зайдём по щиколотку.
-
Программист embedded лезет в FPGA
Любой программист микроконтроллеров, Imho, рано или поздно (сейчас, скорее, рано) от одного из коллег или из статьи в интернете слышит загадочное ПЛИС или FPGA, CPLD, ПВМ — что-то такое. Если честно, то я услышал вот это загадочное, занырнул чуть-чуть, и теперь думаю, что мой опыт пригодится кому-то ещё. Если совсем честно, то статья ещё планируется как небольшая (всего в трёх частях) заметка для себя. Я когда погружался, делал пометки в текстовом файле, здесь получится их хорошо отредактированная версия. Очень много вещей в подобных этому туториалах, которые я читал, пропускаются как сами собой разумеющиеся. Подробные инструкции куда и как тыкать есть в документации к плате разработки. Но там не хватает ответов на вопросы зачем и почему. Здесь я хочу скомбинировать 2 подхода. Лезем в FPGA
-
System Console. Доступ к регистрам ПЛИС из Quartus
Привет, Хабр! Меня зовут Роман Вернин, я разработчик систем на кристалле в компании Аквариус. Вместе с коллегами мы разрабатываем микросхемы ASIC. В этой статье я хотел бы поделиться опытом, как можно использовать отладочное средство ПЛИС от фирмы Intel для тестирования, настройки или исследования устройств и стендовых систем.
https://habr.com/ru/companies/aquarius/articles/839618/
#Quartus #systemverilog #fpga #systemconsole #intel #аквариус #altera
-
System Console. Доступ к регистрам ПЛИС из Quartus
Привет, Хабр! Меня зовут Роман Вернин, я разработчик систем на кристалле в компании Аквариус. Вместе с коллегами мы разрабатываем микросхемы ASIC. В этой статье я хотел бы поделиться опытом, как можно использовать отладочное средство ПЛИС от фирмы Intel для тестирования, настройки или исследования устройств и стендовых систем.
https://habr.com/ru/companies/aquarius/articles/839618/
#Quartus #systemverilog #fpga #systemconsole #intel #аквариус #altera
-
System Console. Доступ к регистрам ПЛИС из Quartus
Привет, Хабр! Меня зовут Роман Вернин, я разработчик систем на кристалле в компании Аквариус. Вместе с коллегами мы разрабатываем микросхемы ASIC. В этой статье я хотел бы поделиться опытом, как можно использовать отладочное средство ПЛИС от фирмы Intel для тестирования, настройки или исследования устройств и стендовых систем.
https://habr.com/ru/companies/aquarius/articles/839618/
#Quartus #systemverilog #fpga #systemconsole #intel #аквариус #altera
-
The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button
-
The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button
-
The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button
-
The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button
-
The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button
-
Found a workaround to my scripting issue with Quartus. Seems like instead of using PRE_FLOW and POST_FLOW triggers, I can get where I need to be by utilizing the POST_MODULE and then using a "dispatch" script to trigger various ancillary scripts based on what module just finished. Doesn't let me hook into PRE_MODULE which I would prefer, but I can keep the tool from running the auto-bitstream conversions and archiving which was the main issue, and fortunately (until it's changed) I can hook an after quartus_ipgenerate for our versioning build information.
Still irritates me that they changed the behavior for this. The only other solution would be to fully script the build flow and make the engineer run it from the command line, which I'm okay with but not everyone is comfortable with that flow. So to get the things I care about, I'll compromise.
-
Just discovered that Quartus Pro broke one of our automation flows. In Standard, if you performed just a synthesis alone, it would not run the preflow and postflow scripts. Very handy for just running down any synthesis specific compile errors not caught in simulation compilation. Also since no assembling was performed, there's no reason to run the post flow naming and archiving of the bitstreams.
Well apparently in Pro they decided "Hey, let's run preflow and postflow ALL THE TIME. Also let's not give any additional arguments that lets the script know what flow was started. What could possibly go wrong?"
I am kind of livid about this. This is not a casual change and it breaks a lot of things. And I am pretty sure Quartus devs do not give a fuck because they never give a fuck about these things.
-
Spending time exploring 80s/90s computers on MiSTer FPGA has me thinking maybe I should consider it for future FPGA projects. It does have nice infra for video, input, IO, etc.
Biggest downside is it requires installing and using Quartus 17.1, which I am not very enthused about.
On the plus side it appears somebody already wrote out instructions for dealing with all the things that go wrong when you try to do that on Ubuntu 22...
