home.social

#xilinx — Public Fediverse posts

Live and recent posts from across the Fediverse tagged #xilinx, aggregated by home.social.

fetched live
  1. Habr @[email protected] ·

    От Цифровой Логики к Процессору через ПЛИС. Программа годового курса для школьников физматшкол

    В картине мира, представляемой школьным образованием, существует “слепое пятно” в области принципов проектирования цифровой электроники, между физикой и программированием. Курсы роботики и ардуино это слепое пятно не закрывают, так как сводятся к программированию готовых чипов и их интеграции с сенсорами и актуаторами, то бишь проектированию систем.

    habr.com/ru/articles/1071736/

    #cmos_4000 #7400 #gowin #altera #xilinx #riscv #обучение_школьников #плис #школа_не_в_замке #verilog_meetup

    #verilog_meetup #школа_не_в_замке #плис #обучение_школьников #riscv #xilinx
  2. Paul Förster :verified_blue: @[email protected] ·

    I found this #VIC20 project repository on #GitHub for the #MEGA65. The xpr files in the CORE directory of the repository seem to be #Xilinx project files. Lacking know how and resources, I can’t turn these into core files for the MEGA 65.

    Could some kind soul please do that and upload the core files? I’d love to have a VIC-20 core for the MEGA 65. 🙏

    github.com/MJoergen/VIC20MEGA65

    #Commodore #Emulation #VHDL

    #vic20 #github #mega65 #xilinx #commodore #emulation
  3. Habr @[email protected] ·

    Проект eMMC-emu

    eMMC накопители - распространенный вариант энергонезависимого хранения данных во встраиваемых и портативных устройствах. Вы можете найти микросхемы, работающие на этом стандарте, там, где скорости SPI флешки недостаточно, а SATA SSD избыточен/слишком дорогой. Зачем может пригодиться эмулятор eMMC? Он может понадобиться как для рутинных задач, вроде проверки своего софта на совместимость с накопителем, так и для задач в области безопасности - исследования работы чужого софта с накопителями, которые ведут себя нестандартным образом. Send CMD18 (READ_FULL_ARTICLE)

    habr.com/ru/companies/pt/artic

    #fpga #emulation #emmc #xilinx #uboot

    #uboot #xilinx #emmc #emulation #fpga
  4. Habr @[email protected] ·

    Подробный обзор модуля FMC ADRV9009

    Ко мне пришла плата для организации SDR-трассивера и я решил сделать технический разбор FMC-модуля на широкополосном трансивере Analog Devices ADRV9009 - того самого «китайского клона» оценочной платы ADRV9009-W/PCBZ, который продаётся на Taobao и AliExpress под именем FMC ADRV9009. Обзор рассчитан на читателя, который в целом понимает, что такое SDR, FPGA и JESD204B, но хочет разобраться в конкретной плате: что на ней стоит, как она устроена схемотехнически, к чему её можно подключить и чего от неё ждать. Если тебя заинтересовала данная тема - добро пожаловать под кат.

    habr.com/ru/companies/beget/ar

    #adrv9009 #ad9379 #xilinx #fmc #hpc #rfsoc #talise_api

    #talise_api #rfsoc #hpc #fmc #xilinx #ad9379
  5. Christos Argyropoulos MD PhD @[email protected] ·

    I cannot decide between #Xilinx and #Altera for my first #FPGA project (acceleration of some algorithms in big data analysis and bio informatics). I really like the #Agilex fabric but the software stack of Xilinx seems less painful!

    #xilinx #altera #fpga #agilex
  6. Christos Argyropoulos MD, PhD, FASN 🇺🇸 0kale/acc @[email protected] ·

    I cannot decide between #Xilinx and #Altera for my first #FPGA project (acceleration of some algorithms in big data analysis and bio informatics). I really like the #Agilex fabric but the software stack of Xilinx seems less painful!

    #xilinx #altera #fpga #agilex
  7. poleguy looking for lost tools @[email protected] ·

    As of today, I am claiming credit as the first Shure associate in the 101 year history of Shure Incorporated to officially contribute to an open source project by completing our new Open Source Contribution process!

    Thank you Gwenhael Goavec-Merou for maintaining the excellent openFPGALoader project!

    github.com/trabucayre/openFPGA

    #Shure #openFPGALoader #FPGA #Xilinx #Vivado #AMD #JTAG #FOSS

    #shure #openfpgaloader #fpga #xilinx #vivado #amd
  8. Habr @[email protected] ·

    Загружаем bitstream из Linux через FPGA Manager на Zynq-7000

    Добрый день! В прошлой статье мы подготовили кастомную плату на Zynq-7000 для загрузки Linux: Buildroot, U-Boot SPL, device tree и минимальная rootfs уже работают. Но PL-часть при этом оставалась почти пустой. На первых этапах bring-up это нормально: bitstream обычно шьют через JTAG или кладут в BOOT.BIN, чтобы FPGA конфигурировалась ещё до старта Linux. Но для реального проекта такой подход быстро становится неудобным: иногда нужно менять PL-логику уже после загрузки системы. В этой статье разберём, как загрузить bitstream в Zynq-7000 из Linux через FPGA Manager, какие параметры ядра для этого нужны, и как завернуть загрузку в небольшую C++ утилиту.

    habr.com/ru/articles/1052912/

    #FpgaManager #Xilinx #zynq7000 #RKZYNQ7020F_REV1_1 #Bitstream #Devece_Tree_overlay

    #devece_tree_overlay #bitstream #rkzynq7020f_rev1_1 #zynq7000 #xilinx #fpgamanager
  9. 🇺🇦 haxadecimal 🚫👑 @[email protected] ·

    Oooh! I just learned that some of the AMD (Xilinx) Spartan Ultrascale+ FPGAs have a moderately large number of "HD" (high density) I/O pins. More than 300 in the biggest parts, which don't yet appear to be out.
    "HD" don't cover as many obscure I/O standards as the old "HR" (high range 1.2V to 3.3V) I/Os, but at least they do cover that voltage range.
    For a while, it was looking like AMD/Xilinx were moving away from providing 3.3V capable I/O pins.
    #fpga #amd #xilinx #spartan #ultrascaleplus

    #fpga #amd #xilinx #spartan #ultrascaleplus
  10. poleguy looking for lost tools @[email protected] ·

    Posted to: #openFPGALoader #irc channel:

    Hello. I'm new here. I was in need of support for indirect flashing of a flash part that is not supported by #vivado. I am working on adding support for the #Winbond W25Q256PW and #Xilinx XCAU7P-1SBVC484E, and have a working prototype. I will push it to my fork. Would this be a contribution others are interested in?

    I also produced a PR:
    github.com/trabucayre/openFPGA

    #FOSS tools are great. I couldn't have added this support to #vivado without a binary patch.

    #openfpgaloader #irc #vivado #winbond #xilinx #foss
  11. 🇺🇦 haxadecimal 🚫👑 @[email protected] ·

    AMD/Xilinx 7-series GTP question:

    Has anyone used 10GBASE-SR SFP+ transceivers to link GTPs of two Artix 7 FPGAs on different boards?

    In other words, I'm interested in using the transceiver as a "raw" optical interface at, say, 5 to 6 Gbps line rate, within the GTP specifications, rather than the 10.3125 Gbps that would be used for 10G Ethernet.
    This obviously depends on the transceiver to be dumb, like an SR or LR, and not reformat the signal, do WDM, etc.

    #AMD #Xilinx #Artix7 #GTP #SFPplus

    #amd #xilinx #artix7 #gtp #sfpplus
  12. TheZoq2 @[email protected] ·

    With xilinx dropping linux support on the free tier, I've tried to point a few people at nextpnr-xilinx. But it turns out it is not obvious exactly what repo to use and how to use it, so I wrote a small quick start guide that worked for me and which I can point people to codeberg.org/TheZoq2/nextpnr-x

    #fpga #xilinx

    #fpga #xilinx
  13. Habr @[email protected] ·

    Запуск Vivado 2019.1 на Orange Pi 3 LTS через QEMU

    Если вам интересно как выглядит работа Vivado на одноядерном ARM процессоре с частотой 1.8 ГГц, и 2 Гб ОЗУ, то я вам это покажу, и расскажу, как я запустил и успешно прошил плату (ДА! Собрал проект и прошил).

    habr.com/ru/articles/1033766/

    #Vivado #Xilinx #FPGA #OrangePi #Orange_Pi_3 #QEMU

    #qemu #orange_pi_3 #orangepi #fpga #xilinx #vivado
  14. Habr @[email protected] ·

    Как мы прототипировали контроллер PCI Express от стороннего производителя

    Привет! Я Константин Павлов, старший инженер по разработке СнК в компании

    habr.com/ru/companies/yadro/ar

    #pcie #xilinx #phy #плис #прототипирование

    #прототипирование #плис #phy #xilinx #pcie
  15. poleguy looking for lost tools @[email protected] ·

    Start rtl counter with a timer that is initialized 10 seconds from a 32bit wrap point so that the software handling of wrap-around is well exercised during development.

    #rtl #fpga #verilog #vhdl #xilinx #alchitry #eureka #protonpack #software #softwaredevelopment #hardware #embedded #fensterFreitag

    #rtl #fpga #verilog #vhdl #xilinx #alchitry
  16. Habr @[email protected] ·

    «Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

    В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

    habr.com/ru/companies/yadro/ar

    #fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

    #efpga #highlevel_synthesis #embedded_fpga #lattice #плис #altera
  17. poleguy looking for lost tools @[email protected] ·

    @root42

    This was in the 2015-2020 timeframe.

    Since then we've installed several racks with linux servers. Hired an engineer reporting to our department to manage everything. And another to manage test automation.

    And finally this past month we decommissioned the last windows machine our department was holding on to to run legacy #Xilinx #ISE builds. I ported those scripts to #linux.

    All this because IT was not providing service and treated us as untrusted threats in their threat modelling.

    #xilinx #ise #linux
  18. poleguy looking for lost tools @[email protected] ·

    PSA: This just landed on my work feed:

    Zynq UltraScale+ Design Advisory

    adaptivesupport.amd.com/s/arti

    #FPGA #Xilinx #vhdl #verilog #pcie

    #fpga #xilinx #vhdl #verilog #pcie
  19. Habr @[email protected] ·

    Новое поколение ПЛИС это не только про повышение частоты…

    Прослеживается тенденция, что сложность CLB повышается, сами примитивы становятся хитрее. От сюда вытекает вопрос, а на сколько эффективными становятся ячейки, и сколько ресурсов ПЛИС они экономят в сравнении с предыдущими поколениями?

    habr.com/ru/articles/971560/

    #ise #vivado #xilinx #fpga #ПЛИС

    #ise #vivado #xilinx #fpga #плис
  20. poleguy looking for lost tools @[email protected] ·

    I plugged it in to USB... it powered on.
    I went to plug in the second USB and as the metal made contact it suddenly powered off...

    I saw no magic smoke.

    It sure looks dead. I hope it's not a design flaw... because I just ordered two replacements.

    #FPGA #Alchitry #Xilinx

    forum.alchitry.com/t/regulator

    #fpga #alchitry #xilinx
  21. Habr @[email protected] ·

    Образовательные технологии опробованные в России — работают и в США

    Провели мероприятие в Калифорнийском политехническом государственном университете в Сан-Луис-Обиспо. Докладчиками были: ваш покорный слуга Юрий Панчул, два американских инженера проектирующие чип по ускорению ИИ, и китайский студент из Университета Калифорнии в Санта-Барбаре. Идея мероприятия возникла, когда я встретился с выпускником Cal Poly Стенли на конференции самоделкиных OpenSause, и он поведал мне то, что я уже знал из собеседований американских студентов: они изучают в вузе карты Карно, доходят до конечного автомата светофора, отдельно постигают классический 5-стадийный конвейер MIPS (ныне RISC-V), а потом идут на собеседование на работу, и - хоба! - выясняется что их карты Карно никого в индустрии не интересуют, а вопросы идут про сопряжение конвейера обработки данных (не процессорного!) и FIFO, чего они не проходили. Привожу ниже мой отчет на английском.

    habr.com/ru/articles/961364/

    #SystemVerilog #Gowin #Xilinx #Altera #ASIC #FPGA #TinyTapeout #Cal_Poly #Verilog #vlsi

    #vlsi #verilog #cal_poly #tinytapeout #fpga #asic