#zynq — Public Fediverse posts
Live and recent posts from across the Fediverse tagged #zynq, aggregated by home.social.
-
Создаем собственную базовую станцию при помощи SDR
В этой статье я хочу рассказать о том, как я запускал собственную базовую станцию мобильной связи (4G и 2G) при помощи относительно дешевого SDR-трансивера.
-
Создаем собственную базовую станцию при помощи SDR
В этой статье я хочу рассказать о том, как я запускал собственную базовую станцию мобильной связи (4G и 2G) при помощи относительно дешевого SDR-трансивера.
-
Создаем собственную базовую станцию при помощи SDR
В этой статье я хочу рассказать о том, как я запускал собственную базовую станцию мобильной связи (4G и 2G) при помощи относительно дешевого SDR-трансивера.
-
Создаем собственную базовую станцию при помощи SDR
В этой статье я хочу рассказать о том, как я запускал собственную базовую станцию мобильной связи (4G и 2G) при помощи относительно дешевого SDR-трансивера.
-
DMA в userspace на Zynq US+: собираем данные AXI-Stream для CPU
Привет! Меня зовут Данил, я разрабатываю прикладное ПО для радиочастотных систем
-
DMA в userspace на Zynq US+: собираем данные AXI-Stream для CPU
Привет! Меня зовут Данил, я разрабатываю прикладное ПО для радиочастотных систем
-
DMA в userspace на Zynq US+: собираем данные AXI-Stream для CPU
Привет! Меня зовут Данил, я разрабатываю прикладное ПО для радиочастотных систем
-
DMA в userspace на Zynq US+: собираем данные AXI-Stream для CPU
Привет! Меня зовут Данил, я разрабатываю прикладное ПО для радиочастотных систем
-
MYIR SoM Leverages Zynq UltraScale+ with Arm and FPGA Integration
-
Summer 2025 #cvut defended theses by OTREES/my students:
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
@marckleinebudde for review - Albert Bezděk, Stereo Camera FPGA Interface and Processing for Zynq Based Systems, with initial rectification and disparity in #XilinX #Zynq #FPGA (git), thank to Martin Meloun for review
- Michal Matiáš, NuttX RTOS Driver for Single Unshielded Twisted Pair Communication, working with ncv7410 and ESP32-C6 for now (nuttx, apps git), continues by #GSoC expected to lead to broader OpenAlliance SPI Ethernet MAC-PHY T1S for mainline #NuttX support after summer, thanks to @cynerd for review
See the last OTREES theses list for link to repositories and more
Another related theses from #cvut Faculty of Information Technologies mentored by Michal Štepanovský to mention:
- Jan Medek, Implementation of RISC-V soft-core processor on FPGA board with real-time operating system support, port (git) of #NuttX to the own setup of Ibex #riscv to Digilent Basys 3 and Digilent Nexys Video, includes even #NuttX, #RTEMS, #Zephyr, #FreeRTOS and RT-Thread choice analysis, some minor clarifications in my review, out of the text documentation, the student ported NuttX even to the CPU system prepared in frame of the next thesis
- Ondřej Golasowski, RISC-V open-source microarchitecture analysis and optimization, the VESP-BETA single-cycle RV32IMZicsr #riscv design for basic #comparch education with #FPGA labs
Stay tuned next summer as well, there is student interesting in thesis to add MMU to #QtRvSim
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
-
Summer 2025 #cvut defended theses by OTREES / “my” students:
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
@marckleinebudde for review - Albert Bezděk, Stereo Camera FPGA Interface and Processing for Zynq Based Systems, with initial rectification and disparity in #XilinX #Zynq #FPGA (git), thank to Martin Meloun for review
- Michal Matiáš, NuttX RTOS Driver for Single Unshielded Twisted Pair Communication, working with ncv7410 and ESP32-C6 for now (nuttx, apps git), continues by #GSoC expected to lead to broader OpenAlliance SPI Ethernet MAC-PHY T1S for mainline #NuttX support after summer, thanks to @cynerd for review
See the last OTREES theses list for link to repositories and more
Another related theses from #cvut Faculty of Information Technologies mentored by Michal Štepanovský to mention:
- Jan Medek, Implementation of RISC-V soft-core processor on FPGA board with real-time operating system support, port (git) of #NuttX to the own setup of Ibex #riscv to Digilent Basys 3 and Digilent Nexys Video, includes even #NuttX, #RTEMS, #Zephyr, #FreeRTOS and RT-Thread choice analysis, some minor clarifications in my review, out of the text documentation, the student ported NuttX even to the CPU system prepared in frame of the next thesis
- Ondřej Golasowski, RISC-V open-source microarchitecture analysis and optimization, the VESP-BETA single-cycle RV32IMZicsr #riscv design for basic #comparch education with #FPGA labs
Stay tuned next summer as well, there is student interested in thesis to add MMU to #QtRvSim
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
-
Summer 2025 #cvut defended theses by OTREES / “my” students:
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
@marckleinebudde for review - Albert Bezděk, Stereo Camera FPGA Interface and Processing for Zynq Based Systems, with initial rectification and disparity in #XilinX #Zynq #FPGA (git), thank to Martin Meloun for review
- Michal Matiáš, NuttX RTOS Driver for Single Unshielded Twisted Pair Communication, working with ncv7410 and ESP32-C6 for now (nuttx, apps git), continues by #GSoC expected to lead to broader OpenAlliance SPI Ethernet MAC-PHY T1S for mainline #NuttX support after summer, thanks to @cynerd for review
See the last OTREES theses list for link to repositories and more
Another related theses from #cvut Faculty of Information Technologies mentored by Michal Štepanovský to mention:
- Jan Medek, Implementation of RISC-V soft-core processor on FPGA board with real-time operating system support, port (git) of #NuttX to the own setup of Ibex #riscv to Digilent Basys 3 and Digilent Nexys Video, includes even #NuttX, #RTEMS, #Zephyr, #FreeRTOS and RT-Thread choice analysis, some minor clarifications in my review, out of the text documentation, the student ported NuttX even to the CPU system prepared in frame of the next thesis
- Ondřej Golasowski, RISC-V open-source microarchitecture analysis and optimization, the VESP-BETA single-cycle RV32IMZicsr #riscv design for basic #comparch education with #FPGA labs
Stay tuned next summer as well, there is student interested in thesis to add MMU to #QtRvSim
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
-
Summer 2025 #cvut defended theses by OTREES / “my” students:
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
@marckleinebudde for review - Albert Bezděk, Stereo Camera FPGA Interface and Processing for Zynq Based Systems, with initial rectification and disparity in #XilinX #Zynq #FPGA (git), thank to Martin Meloun for review
- Michal Matiáš, NuttX RTOS Driver for Single Unshielded Twisted Pair Communication, working with ncv7410 and ESP32-C6 for now (nuttx, apps git), continues by #GSoC expected to lead to broader OpenAlliance SPI Ethernet MAC-PHY T1S for mainline #NuttX support after summer, thanks to @cynerd for review
See the last OTREES theses list for link to repositories and more
Another related theses from #cvut Faculty of Information Technologies mentored by Michal Štepanovský to mention:
- Jan Medek, Implementation of RISC-V soft-core processor on FPGA board with real-time operating system support, port (git) of #NuttX to the own setup of Ibex #riscv to Digilent Basys 3 and Digilent Nexys Video, includes even #NuttX, #RTEMS, #Zephyr, #FreeRTOS and RT-Thread choice analysis, some minor clarifications in my review, out of the text documentation, the student ported NuttX even to the CPU system prepared in frame of the next thesis
- Ondřej Golasowski, RISC-V open-source microarchitecture analysis and optimization, the VESP-BETA single-cycle RV32IMZicsr #riscv design for basic #comparch education with #FPGA labs
Stay tuned next summer as well, there is student interesting in thesis to add MMU to #QtRvSim
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
-
Summer 2025 #cvut defended theses by OTREES/my students:
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
@marckleinebudde for review - Albert Bezděk, Stereo Camera FPGA Interface and Processing for Zynq Based Systems, with initial rectification and disparity in #XilinX #Zynq #FPGA (git), thank to Martin Meloun for review
- Michal Matiáš, NuttX RTOS Driver for Single Unshielded Twisted Pair Communication, working with ncv7410 and ESP32-C6 for now (nuttx, apps git), continues by #GSoC expected to lead to broader OpenAlliance SPI Ethernet MAC-PHY T1S for mainline #NuttX support after summer, thanks to @cynerd for review
See the last OTREES theses list for link to repositories and more
Another related theses from #cvut Faculty of Information Technologies mentored by Michal Štepanovský to mention:
- Jan Medek, Implementation of RISC-V soft-core processor on FPGA board with real-time operating system support, port (git) of #NuttX to the own setup of Ibex #riscv to Digilent Basys 3 and Digilent Nexys Video, includes even #NuttX, #RTEMS, #Zephyr, #FreeRTOS and RT-Thread choice analysis, some minor clarifications in my review, out of the text documentation, the student ported NuttX even to the CPU system prepared in frame of the next thesis
- Ondřej Golasowski, RISC-V open-source microarchitecture analysis and optimization, the VESP-BETA single-cycle RV32IMZicsr #riscv design for basic #comparch education with #FPGA labs
Stay tuned next summer as well, there is student interesting in thesis to add MMU to #QtRvSim
- Matyáš Bobek, FlexCAN Controller Emulation for QEMU, #qemu #canbus (git), I hope for mainlining soon, my thanks to
-
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
-
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
-
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
-
Самодельный SDR приемник на Zynq
В этой статье я расскажу о том, как я делал предельно дешевый КВ Web-SDR приемник на SoC Zynq. Основа приемника - Б/У плата Antminer S9. Фактически этот проект является форком уже существующего приемника WEB-888, который, в свою очередь, является продолжением приемника KiwiSDR.
-
#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?
I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.
-
#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?
I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.
-
#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?
I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.
-
#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?
I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.
-
#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?
I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.
-
Zynq 7000. HDMI для платы Zynq Mini для baremetal
Я давно носил идею проверки HDMI на платах Zynq, и вот наконец-то дошли руки до этого интересного топика. В этой статье я покажу, что вывод изображения через HDMI достаточно прост, но ограничусь только рассмотрением вывода изображения из baremetal-приложений, а вопросы про Linux оставлю для следующей статьи. В первую очередь изучим возможность простого вывода изображения в HDMI из генератора тестовых изображений с использованием Test Pattern Generator в PL-логике, а затем коснёмся применения AXI Video DMA. Всем интересующимся добро пожаловать под кат!
https://habr.com/ru/companies/timeweb/articles/849032/
#zynq #zynq7000 #hdmi #axi_video_dma #dma #test_pattern_generator #tutorial #tmds #baremetal #timeweb_статьи
-
Zynq 7000. HDMI для платы Zynq Mini для baremetal
Я давно носил идею проверки HDMI на платах Zynq, и вот наконец-то дошли руки до этого интересного топика. В этой статье я покажу, что вывод изображения через HDMI достаточно прост, но ограничусь только рассмотрением вывода изображения из baremetal-приложений, а вопросы про Linux оставлю для следующей статьи. В первую очередь изучим возможность простого вывода изображения в HDMI из генератора тестовых изображений с использованием Test Pattern Generator в PL-логике, а затем коснёмся применения AXI Video DMA. Всем интересующимся добро пожаловать под кат!
https://habr.com/ru/companies/timeweb/articles/849032/
#zynq #zynq7000 #hdmi #axi_video_dma #dma #test_pattern_generator #tutorial #tmds #baremetal #timeweb_статьи
-
Zynq 7000. HDMI для платы Zynq Mini для baremetal
Я давно носил идею проверки HDMI на платах Zynq, и вот наконец-то дошли руки до этого интересного топика. В этой статье я покажу, что вывод изображения через HDMI достаточно прост, но ограничусь только рассмотрением вывода изображения из baremetal-приложений, а вопросы про Linux оставлю для следующей статьи. В первую очередь изучим возможность простого вывода изображения в HDMI из генератора тестовых изображений с использованием Test Pattern Generator в PL-логике, а затем коснёмся применения AXI Video DMA. Всем интересующимся добро пожаловать под кат!
https://habr.com/ru/companies/timeweb/articles/849032/
#zynq #zynq7000 #hdmi #axi_video_dma #dma #test_pattern_generator #tutorial #tmds #baremetal #timeweb_статьи
-
Zynq 7000. Загрузка Embedded Linux на SoC через JTAG с помощью XSCT
Учитывая, что я очень давно занимаюсь отладкой и запуском самых разнообразных проектов связанных с Zynq 7000 — со временем количество итераций перезапуска при проведении отладки увеличивалось пропорционально сложности проекта. Когда я только начинал осваивать разработку под Zynq, то каждый раз закидывал новый образ на microSD карту. Это было очень медленным процессом и требовало от меня постоянно подключать/отключать карту. После этого я освоил сетевую загрузку через Ethernet и TFTP, заменяя файлы по сети и проверяя результат после перезагрузки. Впоследствии, изучив вопрос связанный с типами загрузки, я обнаружил, что есть альтернативный способ загрузки платы через интерфейс JTAG, который впрочем может оказаться единственным доступным, если на плате нет microSD и Ethernet. Вот как раз вопросы связанные с тем, как произвести загрузку по JTAG я бы хотел осветить в этой статье. Всем кому интересно — добро пожаловать под кат.
https://habr.com/ru/companies/timeweb/articles/835912/
#zynq #zynq7000 #zynqmini #linux #xsct #jtag #kernel #rootfs #buildroot #timeweb_статьи
-
Zynq 7000. Загрузка Embedded Linux на SoC через JTAG с помощью XSCT
Учитывая, что я очень давно занимаюсь отладкой и запуском самых разнообразных проектов связанных с Zynq 7000 — со временем количество итераций перезапуска при проведении отладки увеличивалось пропорционально сложности проекта. Когда я только начинал осваивать разработку под Zynq, то каждый раз закидывал новый образ на microSD карту. Это было очень медленным процессом и требовало от меня постоянно подключать/отключать карту. После этого я освоил сетевую загрузку через Ethernet и TFTP, заменяя файлы по сети и проверяя результат после перезагрузки. Впоследствии, изучив вопрос связанный с типами загрузки, я обнаружил, что есть альтернативный способ загрузки платы через интерфейс JTAG, который впрочем может оказаться единственным доступным, если на плате нет microSD и Ethernet. Вот как раз вопросы связанные с тем, как произвести загрузку по JTAG я бы хотел осветить в этой статье. Всем кому интересно — добро пожаловать под кат.
https://habr.com/ru/companies/timeweb/articles/835912/
#zynq #zynq7000 #zynqmini #linux #xsct #jtag #kernel #rootfs #buildroot #timeweb_статьи
-
Zynq 7000. Загрузка Embedded Linux на SoC через JTAG с помощью XSCT
Учитывая, что я очень давно занимаюсь отладкой и запуском самых разнообразных проектов связанных с Zynq 7000 — со временем количество итераций перезапуска при проведении отладки увеличивалось пропорционально сложности проекта. Когда я только начинал осваивать разработку под Zynq, то каждый раз закидывал новый образ на microSD карту. Это было очень медленным процессом и требовало от меня постоянно подключать/отключать карту. После этого я освоил сетевую загрузку через Ethernet и TFTP, заменяя файлы по сети и проверяя результат после перезагрузки. Впоследствии, изучив вопрос связанный с типами загрузки, я обнаружил, что есть альтернативный способ загрузки платы через интерфейс JTAG, который впрочем может оказаться единственным доступным, если на плате нет microSD и Ethernet. Вот как раз вопросы связанные с тем, как произвести загрузку по JTAG я бы хотел осветить в этой статье. Всем кому интересно — добро пожаловать под кат.
https://habr.com/ru/companies/timeweb/articles/835912/
#zynq #zynq7000 #zynqmini #linux #xsct #jtag #kernel #rootfs #buildroot #timeweb_статьи
-
Обзор отладочной платы ALINX AXU15EGB
Давненько ко мне в руки не попадалось ничего интересного, но ситуация поменялась 🙂. Попутным ветром принесло тут платку, и я решил, мол, а почему бы мне не сделать на неё небольшой обзорчик? Итак, отладочная плата с Zynq MPSoC от небезызвестной компании Alinx, которая торгует всяким интересным на Aliexpress. Давайте посмотрим вместе, что есть на этой плате и какие возможности предоставляет разработчикам данный отладочный набор. Кому интересно – добро пожаловать под кат!
-
Обзор отладочной платы ALINX AXU15EGB
Давненько ко мне в руки не попадалось ничего интересного, но ситуация поменялась 🙂. Попутным ветром принесло тут платку, и я решил, мол, а почему бы мне не сделать на неё небольшой обзорчик? Итак, отладочная плата с Zynq MPSoC от небезызвестной компании Alinx, которая торгует всяким интересным на Aliexpress. Давайте посмотрим вместе, что есть на этой плате и какие возможности предоставляет разработчикам данный отладочный набор. Кому интересно – добро пожаловать под кат!
-
Обзор отладочной платы ALINX AXU15EGB
Давненько ко мне в руки не попадалось ничего интересного, но ситуация поменялась 🙂. Попутным ветром принесло тут платку, и я решил, мол, а почему бы мне не сделать на неё небольшой обзорчик? Итак, отладочная плата с Zynq MPSoC от небезызвестной компании Alinx, которая торгует всяким интересным на Aliexpress. Давайте посмотрим вместе, что есть на этой плате и какие возможности предоставляет разработчикам данный отладочный набор. Кому интересно – добро пожаловать под кат!
-
We will present our new #canbus (CAN/CAN FD) stack for #RTEMS (https://www.rtems.org/) on #CiA_iCC https://old.can-cia.org/icc in Baden-Baden on Wednesday 15. The stack is based on our LinCAN Linux driver (initiated in 2003 as part of https://ortcan.sourceforge.net/ ). The new code source and documentation is available at https://gitlab.fel.cvut.cz/otrees/rtems/rtems-canfd . Our presentation "Scheduling of CAN frame transmission when multiple FIFOs with assigned priorities are used in RTOS drivers" is relevant even for future Linux #SocketCAN stack to solve its long standing link level priority inversion problem at least for some controllers when multi-queue support is implemented and our previous QoS work is updated. The measured latency results on #zynq on #RTEMS are great and in order better than maximal ones on PREEMP_RT Linux https://canbus.pages.fel.cvut.cz/#can-bus-channels-mutual-latency-testing . So there is lot to do on Linux side as well.
-
Linux From Scratch на Zynq UltraScale+ MPSoC
В данной статье я постараюсь описать процесс создания кастомного образа Linux на Zynq UltraScale+ MPSoCс. Каждый необходимый компонент будет собран отдельно с использованием соответствующих утилит. Статья разбита на разделы, которые шаг за шагом знакомят вас с процессом сборки и запуска системы на данной платформе.
-
Linux From Scratch на Zynq UltraScale+ MPSoC
В данной статье я постараюсь описать процесс создания кастомного образа Linux на Zynq UltraScale+ MPSoCс. Каждый необходимый компонент будет собран отдельно с использованием соответствующих утилит. Статья разбита на разделы, которые шаг за шагом знакомят вас с процессом сборки и запуска системы на данной платформе.
-
Linux From Scratch на Zynq UltraScale+ MPSoC
В данной статье я постараюсь описать процесс создания кастомного образа Linux на Zynq UltraScale+ MPSoCс. Каждый необходимый компонент будет собран отдельно с использованием соответствующих утилит. Статья разбита на разделы, которые шаг за шагом знакомят вас с процессом сборки и запуска системы на данной платформе.
-
DIY 6 GHZ Pulse Compression Radar https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #RadioHacks #radar #FPGA #Zynq
-
DIY 6 GHZ Pulse Compression Radar https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #RadioHacks #radar #FPGA #Zynq
-
DIY 6 GHZ Pulse Compression Radar https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #RadioHacks #radar #FPGA #Zynq
-
DIY 6 GHZ Pulse Compression Radar https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #RadioHacks #radar #FPGA #Zynq
-
DIY 6 GHZ Pulse Compression Radar - Conceptually, radar is pretty simple: send out a radio wave and time how long it t... - https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #radiohacks #radar #fpga #zynq
-
DIY 6 GHZ Pulse Compression Radar - Conceptually, radar is pretty simple: send out a radio wave and time how long it t... - https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #radiohacks #radar #fpga #zynq
-
DIY 6 GHZ Pulse Compression Radar - Conceptually, radar is pretty simple: send out a radio wave and time how long it t... - https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #radiohacks #radar #fpga #zynq
-
DIY 6 GHZ Pulse Compression Radar - Conceptually, radar is pretty simple: send out a radio wave and time how long it t... - https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #radiohacks #radar #fpga #zynq
-
DIY 6 GHZ Pulse Compression Radar - Conceptually, radar is pretty simple: send out a radio wave and time how long it t... - https://hackaday.com/2024/04/06/diy-6-ghz-pulse-compression-radar/ #radiohacks #radar #fpga #zynq
-
Trying to get the #mathworks #buildroot SD card image built. This is for a #zynq #zc706, using the build.py straight out of the repo on supported hardware for supported versions of MATLAB, HDL Coder, and Vivado.
Lots of errors. Could use some opinions and advice.
-
Trying to get the #mathworks #buildroot SD card image built. This is for a #zynq #zc706, using the build.py straight out of the repo on supported hardware for supported versions of MATLAB, HDL Coder, and Vivado.
Lots of errors. Could use some opinions and advice.
