#emibt — Public Fediverse posts on home.social

Intel EMIB封裝技術會成為AI晶片的未來嗎？ - 電子工程專輯

Link

Intel EMIB 封裝技術會成為 AI 晶片的未來嗎？
https://www.eetimes.com/intel-emib-ai-chip-future/

📌 Summary:
本文深入探討了 Intel 的 Embedded Multi-die Interconnect Bridge（EMIB）封裝技術，及其在 AI 與高效能運算（HPC）晶片未來發展中的關鍵角色。隨著單一裸晶尺寸及製程極限的挑戰，2.5D 封裝方案成為後摩爾時代提升晶片性能與整合度的重要路徑。Intel EMIB 利用矽橋橋接多片裸晶，相較於基於矽中介層的傳統 2.5D 封裝，具備更佳的晶圓利用率及成本效益。文章分析了 EMIB 封裝的製造流程、設計挑戰、材料與工藝要求，以及兩種不同規格凸塊的應用。更進一步，EMIB 技術的最新進化版 EMIB-T 導入矽穿孔（TSV），大幅提升供電效率與互連速度，支援更高速的儲存介面如 HBM4/4e，明顯鎖定 AI 與 HPC 晶片市場需求。此外，Intel Foundry 利用其強大的封裝產能與生態系，推廣 EMIB 成為重要後段封裝技術。整體而言，EMIB 技術以其高晶圓利用率、成本優勢及靈活封裝設計，有望成為 AI 晶片及高效能系統晶片關鍵解決方案。

🎯 Key Points:
★ 2.5D/3D 封裝與 chiplet 技術：
① 單裸晶尺寸與製程光罩極限限制多晶體數量。
② 多晶片透過先進封裝縫合或堆疊，提高效能與整合度。
③ 不同晶片可用不同製程製造，提高成本效益。

★ Intel EMIB 封裝特色與製程：
→ 使用小片矽橋置入封裝基板開槽區域，連接裸晶間訊號。
→ 相較矽中介層，EMIB 矽橋晶圓利用率達 90%，節省製造成本。
→ 需雙規格凸塊（C4 與 C2）配合橋與基板連接。
→ 製程挑戰包含基板內建腔體建置、鍵合過程、翹曲與訊號完整性控制。

★ EMIB 技術應用實例與競爭：
→ 2018 年 Intel Core 第 8 代 Kaby Lake-G首度量產應用。
→ 競爭方案如臺積電 CoWoS 與 InFO-LSI。
→ 其他業者及技術如 IBM DBHi、Fan-out EMC 橋方案亦在發展中。

★ 最新 EMIB-T 技術進化：
→ 加入矽穿孔（TSV），提升供電效率與訊號頻寬，降低壓降。
→ 支援更高頻寬儲存（HBM4/4e）及 UCIe-A 互連，資料率可達 32Gb/s 以上。
→ 封裝尺寸擴大至 120 × 180 mm，可整合多達 38 個矽橋與 12 片光罩尺寸裸晶。
→ 凸塊間距從 55μm 降至 45μm，朝 35μm 甚至 25μm 發展。
→ EMIB 與 EMIB-T 的資料傳輸能效分別約 0.3pJ/bit 與 0.25pJ/bit。

★ 市場與產能佈局：
→ Intel Foundry 推動 EMIB 支援多種晶圓代工裸晶，強化生態系。
→ 擁有超過同業兩倍的 2.5D 封裝產能，應對 AI 晶片快速成長需求。
→ EMIB 技術成為 Intel 及整個半導體產業邁向 AI 與 HPC 晶片封裝的關鍵技術路線。

🔖 Keywords:
#Intel_EMIB #2.5D_封裝 #AI_晶片 #矽橋_Silicon_Bridge #EMIB-T #HPC #HBM4 #矽穿孔_TSV #先進封裝 #chiplet