#opensbi — Public Fediverse posts

K3 is now natively supported in the Linux Kernel mainline, with key SoC enablement already merged for Linux 7.0!

You can find the K3 DTS files under arch/riscv/boot/dts/spacemit/ in the upstream tree: k3.dtsi, k3-pico-itx.dts.

What’s in Linux 7.0 already (merged upstream):
Basic DeviceTree
Pinctrl, GPIO
Clock, Reset
UART，PMIC (p1)，SDHCI (eMMC)

#RISCV #Spacemit #K3 #Linux #OpenSBI #Uboot #LLVM

[Перевод] Операционная система в 1 000 строках кода (часть 2)

Продолжаем серию статей, посвящённую написанию собственной минималистичной ОС. В прошлой части мы познакомились со всеми вводными компонентами проекта и поставили общие цели. В этой же мы реализуем загрузку ядра, вывод строки Hello World!, механизм паники ядра, а также некоторые функции управления памятью и работы со строками. ▍ Навигация по вышедшим частям Часть 1 Часть 2 < — вы здесь.

https://habr.com/ru/companies/ruvds/articles/875776/

#ruvds_перевод #операционные_системы #разработка_ядра #linux #паника_ядра #работа_с_памятью #opensbi

[Перевод] Операционная система в 1 000 строках кода (часть 2)

Продолжаем серию статей, посвящённую написанию собственной минималистичной ОС. В прошлой части мы познакомились со всеми вводными компонентами проекта и поставили общие цели. В этой же мы реализуем загрузку ядра, вывод строки Hello World!, механизм паники ядра, а также некоторые функции управления памятью и работы со строками. ▍ Навигация по вышедшим частям Часть 1 Часть 2 < — вы здесь.

https://habr.com/ru/companies/ruvds/articles/875776/

#ruvds_перевод #операционные_системы #разработка_ядра #linux #паника_ядра #работа_с_памятью #opensbi

[Перевод] Операционная система в 1 000 строках кода (часть 2)

Продолжаем серию статей, посвящённую написанию собственной минималистичной ОС. В прошлой части мы познакомились со всеми вводными компонентами проекта и поставили общие цели. В этой же мы реализуем загрузку ядра, вывод строки Hello World!, механизм паники ядра, а также некоторые функции управления памятью и работы со строками. ▍ Навигация по вышедшим частям Часть 1 Часть 2 < — вы здесь.

https://habr.com/ru/companies/ruvds/articles/875776/

#ruvds_перевод #операционные_системы #разработка_ядра #linux #паника_ядра #работа_с_памятью #opensbi

[Перевод] Операционная система в 1 000 строках кода (часть 2)

Продолжаем серию статей, посвящённую написанию собственной минималистичной ОС. В прошлой части мы познакомились со всеми вводными компонентами проекта и поставили общие цели. В этой же мы реализуем загрузку ядра, вывод строки Hello World!, механизм паники ядра, а также некоторые функции управления памятью и работы со строками. ▍ Навигация по вышедшим частям Часть 1 Часть 2 < — вы здесь.

https://habr.com/ru/companies/ruvds/articles/875776/

#ruvds_перевод #операционные_системы #разработка_ядра #linux #паника_ядра #работа_с_памятью #opensbi

Inside TinyEMU #RISCV Emulator: This is how we emulate the #OpenSBI System Timer with the Machine-Mode System Timer

Article: https://lupyuen.codeberg.page/articles/tinyemu3.html#appendix-start-the-system-timer

Emulating the #OpenSBI System Timer ... For Apache #NuttX RTOS on #Ox64 BL808 Emulator

Article: https://lupyuen.codeberg.page/articles/tinyemu3.html#emulate-the-system-timer

Here's how we flash #UBoot Bootloader and #OpenSBI to #Ox64 BL808 #RISCV SBC

Article: https://lupyuen.codeberg.page/articles/ox64.html#flash-opensbi-and-u-boot

Let's boot Apache #NuttX RTOS on the #RISCV Star64 #JH7110 SBC (and VisionFive 2) ... And experiment with the #OpenSBI Supervisor Binary Interface

https://lupyuen.codeberg.page/articles/sbi

Apache #NuttX RTOS for #Star64 JH7110 will call these #OpenSBI Functions

Article: https://lupyuen.codeberg.page/articles/sbi.html#integrate-opensbi-with-nuttx

Calling #OpenSBI to read the #RISCV System Info ... On #Star64 JH7110 SBC

Article: https://lupyuen.codeberg.page/articles/sbi.html#fetch-the-system-info

Setting the #RISCV System Timer by calling #OpenSBI

Article: https://lupyuen.codeberg.page/articles/sbi.html#set-a-system-timer

To Shutdown and Reboot our #RISCV SBC ... Just call #OpenSBI!

Article: https://lupyuen.codeberg.page/articles/sbi.html#shutdown-and-reboot-the-sbc

Checking up on #RISCV Cores with #OpenSBI

Article: https://lupyuen.codeberg.page/articles/sbi.html#query-the-risc-v-cpus

Here's how we read the SBI Spec Version from #RISCV #OpenSBI

Article: https://lupyuen.codeberg.page/articles/sbi.html#read-the-sbi-version

Let's run some #OpenSBI Experiments ... With Apache #NuttX RTOS on #Star64 JH7110 #RISCV SBC!

Article: https://lupyuen.codeberg.page/articles/sbi.html#run-nuttx-with-opensbi

Here's how we call #OpenSBI from Apache #NuttX RTOS

Article: https://lupyuen.codeberg.page/articles/sbi.html#call-opensbi-from-nuttx

#OpenSBI provides Secure Access to the #RISCV System Functions ... Like for controlling CPUs and Timers

Article: https://lupyuen.codeberg.page/articles/sbi.html#opensbi-supervisor-binary-interface

Let's boot Apache #NuttX RTOS on #RISCV Star64 #JH7110 SBC (VisionFive5 too) ... And experiment with the #OpenSBI Supervisor Binary Interface

Article: https://lupyuen.codeberg.page/articles/sbi

Seems AMD with #openSIL could end up more open than RISC-V with their affinity to vintage hardware architecture #OpenSBI.
https://9esec.io/blog/amd-and-9elements-teamed-up-to-deliver-a-more-open-boot-solution/

Seems AMD with #openSIL could end up more open than RISC-V with their affinity to vintage hardware architecture #OpenSBI.
https://9esec.io/blog/amd-and-9elements-teamed-up-to-deliver-a-more-open-boot-solution/

Seems AMD with #openSIL could end up more open than RISC-V with their affinity to vintage hardware architecture #OpenSBI.
https://9esec.io/blog/amd-and-9elements-teamed-up-to-deliver-a-more-open-boot-solution/

Seems AMD with #openSIL could end up more open than RISC-V with their affinity to vintage hardware architecture #OpenSBI.
https://9esec.io/blog/amd-and-9elements-teamed-up-to-deliver-a-more-open-boot-solution/

Seems AMD with #openSIL could end up more open than RISC-V with their affinity to vintage hardware architecture #OpenSBI.
https://9esec.io/blog/amd-and-9elements-teamed-up-to-deliver-a-more-open-boot-solution/

I found the fix to the #DRAM issue on the #JH7100 / #VisionFive1 - missed copying one stupid function call, whoopsies!

`disable_u74_memaxi_remap(1)` - that was it.

So, in other words: @oreboot now loads the #OpenSBI + U-Boot blob successfully and runs it from the cacheable RAM.

Next week I'll recap that and then get back to drafting #RustSBI, but the rest will be for next year.

I found the fix to the #DRAM issue on the #JH7100 / #VisionFive1 - missed copying one stupid function call, whoopsies!

`disable_u74_memaxi_remap(1)` - that was it.

So, in other words: @oreboot now loads the #OpenSBI + U-Boot blob successfully and runs it from the cacheable RAM.

Next week I'll recap that and then get back to drafting #RustSBI, but the rest will be for next year.

I found the fix to the #DRAM issue on the #JH7100 / #VisionFive1 - missed copying one stupid function call, whoopsies!

`disable_u74_memaxi_remap(1)` - that was it.

So, in other words: @oreboot now loads the #OpenSBI + U-Boot blob successfully and runs it from the cacheable RAM.

Next week I'll recap that and then get back to drafting #RustSBI, but the rest will be for next year.

I found the fix to the #DRAM issue on the #JH7100 / #VisionFive1 - missed copying one stupid function call, whoopsies!

`disable_u74_memaxi_remap(1)` - that was it.

So, in other words: @oreboot now loads the #OpenSBI + U-Boot blob successfully and runs it from the cacheable RAM.

Next week I'll recap that and then get back to drafting #RustSBI, but the rest will be for next year.