Search
745 results for “dhrystone”
-
@dhrystone I bet you can do that with #Hammerspoon
-
@dhrystone hate to break it to you, that jet engine sound isn’t just at start up. The cooling fan will kick on periodically when charging as well. Granted, I love my #4xe, but it is not for everyone.
-
@dhrystone Interesting, since I just did the same with one of my Pis (#Flirc to #geekworm). Did it so I could have a Pi4 with GPIO pins exposed
-
@dhrystone Interesting, since I just did the same with one of my Pis (#Flirc to #geekworm). Did it so I could have a Pi4 with GPIO pins exposed
-
@dhrystone Interesting, since I just did the same with one of my Pis (#Flirc to #geekworm). Did it so I could have a Pi4 with GPIO pins exposed
-
@dhrystone Interesting, since I just did the same with one of my Pis (#Flirc to #geekworm). Did it so I could have a Pi4 with GPIO pins exposed
-
You are right, it's a short URL for the same thing. So I tried a long-form URL and it still doesn't verify.
Now that I look into source code of the page (pure HTML), it definitely has NO profile description. That's a shame. I though #PeerTube had considered doing #SSR or #SSG of content strategically important for #SearchEngineOptimization, but my expectation once again met the cold ground.
-
You are right, it's a short URL for the same thing. So I tried a long-form URL and it still doesn't verify.
Now that I look into source code of the page (pure HTML), it definitely has NO profile description. That's a shame. I though #PeerTube had considered doing #SSR or #SSG of content strategically important for #SearchEngineOptimization, but my expectation once again met the cold ground.
-
You are right, it's a short URL for the same thing. So I tried a long-form URL and it still doesn't verify.
Now that I look into source code of the page (pure HTML), it definitely has NO profile description. That's a shame. I though #PeerTube had considered doing #SSR or #SSG of content strategically important for #SearchEngineOptimization, but my expectation once again met the cold ground.
-
You are right, it's a short URL for the same thing. So I tried a long-form URL and it still doesn't verify.
Now that I look into source code of the page (pure HTML), it definitely has NO profile description. That's a shame. I though #PeerTube had considered doing #SSR or #SSG of content strategically important for #SearchEngineOptimization, but my expectation once again met the cold ground.
-
You are right, it's a short URL for the same thing. So I tried a long-form URL and it still doesn't verify.
Now that I look into source code of the page (pure HTML), it definitely has NO profile description. That's a shame. I though #PeerTube had considered doing #SSR or #SSG of content strategically important for #SearchEngineOptimization, but my expectation once again met the cold ground.
-
PowerPC board Mirari: Benchmarks under MorphOS 3.20
Various benchmarks for the announced PowerPC board Mirari running MorphOS 3.20 have been published by Martina Hřebcová at the title link. In the Dhrystone test, for example, it is beaten by a slightly higher-clocked Mac mini, but in terms of memory speed, it is sometimes ahead of and sometimes behind a significantly higher-clocked iMac G5 in second place.
-
Acorn A5000 Alpha. 37.5MHz ARM clock, 16.67MHz (60ns) RAM clock... 31799 SICK 1.28 Dhrystones/sec... wild.
This is nipping at the heels of an ARM610 RISC PC.https://stardot.org.uk/forums/viewtopic.php?p=468630#p468630
-
Acorn A5000 Alpha. 37.5MHz ARM clock, 16.67MHz (60ns) RAM clock... 31799 SICK 1.28 Dhrystones/sec... wild.
This is nipping at the heels of an ARM610 RISC PC.https://stardot.org.uk/forums/viewtopic.php?p=468630#p468630
-
My student, Zach, got the famous Whetstone floating-point benchmark running in FORTRAN IV on our PDP-12 (results had never been recorded for a '12 without an FPP). He also implemented the Dhrystone integer benchmark in PDP-8 assembly, which (as far as we know) has never been done before. You can read more about it here, and if you have a PDP-8 compatible machine (with or without EAE), you should be able to run his code to benchmark your system! Way to go, Zach! https://forum.vcfed.org/index.php?threads/pdp-8-and-pdp-12-and-dhrystone-and-whetstone.1253367/ #pdp12 #pdp #retrocomputing #umdpdp12 #pdp8
-
Oh, look! Another riveting tale of digital chivalry where our hero is a #useragent 🤖, bravely battling the perils of policy respect. 🚀 Spoiler: It’s as thrilling as watching paint dry, but with more links.🔗😴
https://en.wikipedia.org/wiki/Dhrystone #digitalchivalry #policyrespect #techhumor #linkbattle #HackerNews #ngated -
Oh, look! Another riveting tale of digital chivalry where our hero is a #useragent 🤖, bravely battling the perils of policy respect. 🚀 Spoiler: It’s as thrilling as watching paint dry, but with more links.🔗😴
https://en.wikipedia.org/wiki/Dhrystone #digitalchivalry #policyrespect #techhumor #linkbattle #HackerNews #ngated -
Oh, look! Another riveting tale of digital chivalry where our hero is a #useragent 🤖, bravely battling the perils of policy respect. 🚀 Spoiler: It’s as thrilling as watching paint dry, but with more links.🔗😴
https://en.wikipedia.org/wiki/Dhrystone #digitalchivalry #policyrespect #techhumor #linkbattle #HackerNews #ngated -
Oh, look! Another riveting tale of digital chivalry where our hero is a #useragent 🤖, bravely battling the perils of policy respect. 🚀 Spoiler: It’s as thrilling as watching paint dry, but with more links.🔗😴
https://en.wikipedia.org/wiki/Dhrystone #digitalchivalry #policyrespect #techhumor #linkbattle #HackerNews #ngated -
Avances de Emu68 con soporte PowerPC
Michal Schulz ha publicado una nueva actualización de desarrollo en la que aborda una de las preguntas más frecuentes entre los usuarios de Emu68: si sería posible ejecutar código ARM directamente a través del sistema. Según explica, siempre respondió que no, principalmente para evitar dividir aún más a la comunidad Amiga y generar ejecutables exclusivos de Emu68.
Sin embargo, reconoce que existen ya placas con CPU ARM y que, si en algún momento se abriese esa posibilidad, lo ideal sería hacerlo de manera abierta. Schulz menciona incluso variantes potenciales como AArch32, AArch64, el modo Thumb2 y las configuraciones little o big endian, pero finalmente concluye que el panorama ARM no es tan estable como podría parecer.
En cambio, ha decidido avanzar en otra dirección: añadir soporte PowerPC a Emu68. Aclara que el nombre se mantiene —no se abandona el M68k, sino que simplemente se añade PPC—. La idea, comenta, surgió hace años y se ha ido consolidando con el tiempo, ya que ambas arquitecturas son RISC y comparten ciertos principios.
Para ello, Schulz tomó los componentes principales de Emu68 —el traductor, las cachés y el bucle principal JIT— y comenzó a experimentar. En poco tiempo logró ejecutar cerca del 90 % de las instrucciones enteras del PowerPC, condensando todo el traductor en unas 7.000 líneas de código C++.
Durante las pruebas iniciales obtuvo resultados notables: alrededor de 3.600 MIPS, con un rendimiento medio de 1,8 instrucciones PowerPC por ciclo ARM, escribiendo en memoria cacheada con operaciones de 16 bits.
Schulz explica que estos valores se deben a la eficiencia del compilador GCC al generar código PowerPC, optimizado para aprovechar los registros disponibles en una arquitectura load/store. Dado que Emu68 utiliza un JIT sencillo, evita optimizaciones pesadas, pero en este caso no son necesarias porque el propio código PowerPC ya está bien organizado.
El nuevo traductor PowerPC funciona de forma completamente independiente del núcleo M68k, ejecutándose en un núcleo de CPU separado. Esto garantiza que el rendimiento del 68k no se vea afectado. Si el usuario no necesita PowerPC, simplemente puede ignorarlo: el núcleo adicional permanece inactivo.
Schulz justifica esta decisión explicando que ejecutar ambas arquitecturas en el mismo núcleo provocaría pérdidas de rendimiento y complicaciones de contexto. Detalla además cómo mapea los registros: los 16 enteros y 14 de coma flotante más usados se mantienen en registros AArch64, mientras que los demás se cargan dinámicamente bajo una política LRU. Los registros enteros temporales se almacenan en espacios SIMD, lo que permite cruces rápidos con una penalización de solo 2-3 ciclos.
También señala que el cambio de contexto, un problema histórico en las aceleradoras PPC reales debido a la falta de coherencia entre cachés, se simplifica enormemente bajo Emu68, ya que los núcleos AArch64 mantienen coherencia automática. En la práctica, basta con una barrera de memoria para sincronizar los datos.
Actualmente, la parte entera del PowerPC está prácticamente completa. El emulador soporta interrupciones entre ambos lados (M68k y PPC) y dispone de un ROM propio que se inicia junto con el sistema, esperando a su compañera powerpc.library, aún en desarrollo. Esta librería busca compatibilidad con WarpOS tanto en API como en ABI, en colaboración con Hedeon, autor de hardware PowerPC PCI como las tarjetas Sonnet Crescendo 7200.
El ROM incluye un programador específico para tareas PPC, permitiendo que se ejecuten en paralelo con los procesos M68k. Aunque la emulación de coma flotante está en una fase temprana, ya se han realizado pruebas con una versión adaptada del generador de fractales Buddhabrot, que ofrece tiempos de ejecución significativamente menores que en M68k, así como una mejora aproximada de 2× en pruebas Dhrystone 2.1.
Schulz concluye mencionando que este texto debía formar parte de la tercera entrega de “What’s new in 1.1”, pero el tema acabó creciendo más de lo previsto. Añade que se encuentra agotado tras varios resfriados y que necesita un descanso antes de seguir avanzando. Anticipa que en los próximos días ofrecerá más información sobre Emu68 1.1, el soporte PPC, el encuentro Amiga40 y un cambio técnico importante: la migración progresiva del proyecto hacia C++.
#68k #AArch64 #Amiga40 #amigaos #Buddhabrot #CCommodoreAmiga #Dhrystone #emu68 #Hedeon #jit #M68k #MichalSchulz #pistorm #powerpc #ppc #RISC #warpos
-
Amiga (minimig) core on the #MisterFPGA. Newest OS 3.2, WHDLoad, etc... By the way, I compared it with my real Amiga 1200 with ACA1233n@40MHz.... 13117 vs 9126 dhrystones. Nice.
-
True confessions in the latest #PlainText, Paper—Less #Productivity Digest: I am excessively, nay, obsessively opinionated when it comes to date formats in file names. At this point in my journey, YYYY-MM-DD ddd is the only format I can cope with. I’d wanted to use The Archive’s neat, cohesive YYYYMMDDHHMM, but it sends my brain into a tizz.
Mentioned in this week's PTPL:
Plain text workflows from
@weirdwriter and @leah Ferguson, plus an insight from @dhrystone. -
Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA
Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( https://github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( https://github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.
https://habr.com/ru/articles/1027538/
#fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore
-
Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA
Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( https://github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( https://github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.
https://habr.com/ru/articles/1027538/
#fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore
-
Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA
Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( https://github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( https://github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.
https://habr.com/ru/articles/1027538/
#fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore
-
Сравнительный анализ RISC-V микропроцессоров picorv32 и scr1 при использовании в FPGA
Разработчики FPGA часто сталкиваются с необходимостью внедрения в свой проект софт процессора. Когда-то давно мы могли использовать проприетарные Altera NIOS или Xilinx MicroBlase. Но время идет. В последние годы наблюдается устойчивый тренд перехода производителей ПЛИС в сторону поддержки архитектуры RISC-V. RISC-V это открытая, расширяемая и бесплатная архитектура набора команд (ISA), которая не требует лицензионных отчислений. Оба FPGA вендора Altera и Xilinx уже довольно давно предлагают и активно разрабатывают поддержку RISC-V в своих новых продуктах, теперь это уже софт процессоры NIOS V и MicroBlase V. Однако, зачем использовать всё ещё проприетарные ядра, если можно использовать Open Source? В этой статье я сравниваю два Open Source RISC-V микропроцессора: 1) picorv32 от компании YoSys ( https://github.com/YosysHQ/picorv32 ) и 2) scr1 от Syntacore ( https://github.com/syntacore/scr1 ) Что буду сравнивать? Производительность софт ядер и занимаемые ресурсы в FPGA. Как правильно сравнить? Использовать единую тестовую программу написанную на языке C, например Dhrystone, и скомпилированную в бинарный файл, или HEX файл и запускаемую в двух архитектурно одинаковых SOC, но с разными ядрами RISC-V.
https://habr.com/ru/articles/1027538/
#fpga #fpga+soc #Altera #PicoRV32 #YoSys_HQ #SCR1 #syntacore
