#system_verilog — Public Fediverse posts
Live and recent posts from across the Fediverse tagged #system_verilog, aggregated by home.social.
-
Chisel вместо Verilog, искажение тактового дерева и прототипирование ASIC: прокачиваем FPGA-скилы новыми темами
Осенью мы в
https://habr.com/ru/companies/yadro/articles/870386/
#chisel #system_verilog #плис #riscv #asic #soc #embedded_linux