home.social

Search

111 results for “Obijuan”

  1. Poniendo en marcha la VGA de la Basys3, con herramientas libres
    Ejemplo 31: vga_sync.v. ¡Pantalla verde!
    #FPGAwars

    github.com/Obijuan/Learn-Basys

  2. Saludos desde la placa Basys3 con FPGA Artix7 de Xilinx/AMD. Circuito sintetizado y cargado exclusivamente con HERRAMIENTAS LIBRES

    Nunca llegué a pensar que tendríamos herramientas libres para las FPGAs de Xilinx... pero ya es una realidad. Queda camino por andar, pero estamos ahí! 😀

    #FPGAwars

    github.com/Obijuan/Learn-Basys

  3. Puesta en marcha de los displays de 7 segmentos. Encendido de los segmentos con los switches
    #FPGAwars

    github.com/Obijuan/Learn-Basys

  4. Movimiento de un LED partícula con gravedad. Con el pulsador se lanza la partícula, y por efecto de la gravedad cae y regresa al punto de partida
    #FPGAwars

    github.com/Obijuan/Learn-Basys

  5. Y por supuesto no puede faltar la secuencia del "coche fantástico", o del ojo del Cylon. Una placa no es válida hasta que se reproduzca esta secuencia 😂
    #FPGAwars

    github.com/Obijuan/Learn-Basys

  6. Otro ejemplo "Hola mundo". Envío de una secuencia de dos estados a los LEDs, a través de un multiplexor #FPGAwars

    github.com/Obijuan/Learn-Basys

  7. LED parpadeando en la Basys3, usando solo herramientas libres para la síntesis, rutado y carga. Esto marcha!! #FPGA #FPGAwars

    github.com/Obijuan/Learn-Basys

  8. ¡Ya tengo terminado el #RISCV segmentado para el curso del HADES-V! Pasa todos los tests. Ahora es el momento de sintetizarlo para la #AlhambraII En esta simulación se ve el momento exacto en el que se envía el patrón 0xAA a los LEDs de simulación

    Este es el repo "en sucio", sin instrucciones y sin documentar todavía
    github.com/Obijuan/Learn-Syste

  9. Ejemplo de webapp para descargar circuitos con sólo un botón. Al pulsar Blinky7 se carga el circuito que hace parpadear el LED7, y con Blinky0 el LED0. Sólo hay que pulsar un botón y ya tenemos el circuito cargado!

    * Webapp:
    obijuan.github.io/Web-iceprog/

    * Fuentes: github.com/Obijuan/Web-iceprog

    #FPGAwars #AlhambraII

  10. ...y ¡Ya se pueden carga bitstreams en la FPGA desde el móvil Android a través de la aplicación web!!!! ¡Qué gran hito!

    Esta no es la webapp final, sino una prueba de desarrollo. Inicialmente hay un bitstream que endiende el LED D0. Se carga otro que enciende el LED D7. El proceso tarda unos segundos

    * Webapp: obijuan.github.io/Web-iceprog/

    * Fuentes: github.com/Obijuan/Web-iceprog

    #FPGAwars #AlhambraII

  11. Más pruebas con la WebApp para acceder a la flash de la FPGA en la #AlhambraII. Ya consigo borrar un sector de la flash, que es el paso previo para poder grabar datos y/o bitstreams!

    URL de prueba: obijuan.github.io/Web-iceprog/

    Fuentes: github.com/Obijuan/Web-iceprog

    El acceso al FTDI lo estoy implementando a pelo en javascript, usando Webusb

    #FPGAwars

  12. Pruebas de acceso a la flash de la Alhambra-II desde el móvil, usando una aplicación web. De momento se puede resetear la FPGA, leer el identificador del chip de la flash, y hacer lecturas de bytes de cualquier dirección

    Esta es la webapp de pruebas:
    obijuan.github.io/Web-iceprog/

    Es necesario usar un navegador que soporte webusb como por ejemplo Chrome

    #FPGAwars #AlhambraII

  13. Ordenador Amstrad CPC en la FPGA de la Alhambra-II con la Multimedia Shield. Gracias a Jesús Arias. ¡Impresionante! ¡Y todo con Herramientas LIBRES!

    github.com/Obijuan/Cuadernos-t

    #FPGAwars

  14. * Lámina 49: Divisor del reloj del sistema entre 2
    github.com/Obijuan/Icestudio-D

    * Generacion de una señal periodica de frecuencia Fsys/2
    * En el caso de la Alhambra-II la frecuencia de la señal de salida es de 6Mhz
    * Se utiliza un contador unario módulo 2
    * El ciclo de trabajo es del 50%

    #FPGAwars #Icestudio

  15. * Lámina 47: Contador unario módulo 3
    github.com/Obijuan/Icestudio-D

    * Contador que cuenta en unario hasta 2 (II), y comienza de nuevo desde 0
    * Es el primer circuito que nunca para, realizando periódicamente la cuenta de 0 a 2 (en unario) a la velocidad del reloj del sistema
    * Es el primer circuito que nos permite generar señales periódicas. Es gracias a la señal de feedback
    * Tiene un diagrama de estados cíclico

    #FPGAwars #Icestudio

  16. * Lámina 46: Contador unario de 3 marcas con reset

    github.com/Obijuan/Icestudio-D

    * Contador que cuenta en unario hasta 3 (III), a la velocidad del reloj del sistema

    * Tiene la capacidad de volver al estado inicial (0, ninguna marca) al apretar el pulsador de reset. Las puertas AND de habilitación son las que permiten que la cuenta "avance" cuando no hay reset, y que vuelva a 0 cuando se apriete el reset (rst=1 --> ena=0)

    #FPGAwars #Icestudio

  17. Como proyecto para aprender #rust estoy haciendo un desensamblador/simulador para un #RV32I

    github.com/Obijuan/icerv-dasm/

    El simulador ya pasa todos los test oficiales del RV32I

  18. Como proyecto para aprender estoy haciendo un desensamblador/simulador para un

    github.com/Obijuan/icerv-dasm/

    El simulador ya pasa todos los test oficiales del RV32I

  19. Como proyecto para aprender #rust estoy haciendo un desensamblador/simulador para un #RV32I

    github.com/Obijuan/icerv-dasm/

    El simulador ya pasa todos los test oficiales del RV32I